制御装置及びこの制御装置を備えた空気調和装置

発明者： , ,
出願人/特許権者：
代理人 (1件)：芝野正雅
公報種別：公開公報
出願番号（国際出願番号）：特願平10-328317
公開番号（公開出願番号）：特開2000-155601
出願日： 1998年11月18日
公開日（公表日）： 2000年06月06日
要約：

【要約】【課題】停電直前にCPUが保有するデータをメモり内に確実に格納させること。【解決手段】 CPU26と、EEPROM27と、IC28及びリレー29と、CPU、IC及びリレーへ電源を供給する電源回路30と、この電源回路の電源を監視して、停電を予知するPDOWN信号a、CPUの停止を要求するRESET信号bをそれぞれCPUへ発信するリセットIC31とを有し、CPUは、リセットICからのPDOWN信号の受信からRESET信号の受信までの間に、CPUが保有するデータをEEPROMに格納可能とする制御装置13において、CPUは、リセットICからのPDOWN信号を受信したときに、電源回路からのCPU以外への電源の供給を遮断させると共に、当該CPUが保有するデータのEEPROMへの格納を開始するものである。

請求項（抜粋）：

データを処理するCPUと、データを格納するメモリと、上記CPUにより制御される一又は複数の制御対象機器と、上記CPU及び上記制御対象機器へ電源を供給する電源回路と、この電源回路の電源を監視して、停電を予知する停電予知信号、上記CPUの停止を要求する停止要求信号をそれぞれ上記CPUへ発信する電源監視回路とを有し、上記CPUは、上記電源監視回路からの上記停電予知信号の受信から上記停止要求信号の受信までの間に、当該CPUが保有するデータを上記メモリに格納可能とする制御装置において、上記CPUは、上記電源監視回路からの上記停電予知信号を受信したときに、上記電源回路からの当該CPU以外への電源の供給を遮断させると共に、当該CPUが保有するデータの上記メモリへの格納を開始することを特徴とする制御装置。

IPC (6件)：

G05B 9/02 , F24F 11/02 , F24F 11/02 103 , F25B 49/02 570 , G06F 1/30 , G06F 12/16 340

FI (6件)：

G05B 9/02 K , F24F 11/02 P , F24F 11/02 103 Z , F25B 49/02 570 A , G06F 12/16 340 Q , G06F 1/00 341 L

Fターム (23件)：

3L060AA02 , 3L060CC10 , 3L060DD08 , 3L060EE01 , 3L061BA07 , 5B011EA10 , 5B011GG12 , 5B011HH02 , 5B011HH04 , 5B011JA04 , 5B018GA06 , 5B018KA03 , 5B018LA05 , 5B018MA01 , 5B018NA06 , 5B018QA05 , 5H209AA11 , 5H209DD13 , 5H209EE13 , 5H209GG13 , 5H209HH04 , 5H209HH26 , 5H209JJ07

引用特許：

審査官引用 (1件)

マイコン制御機器
公報種別：公開公報出願番号：特願平4-066821 出願人：株式会社東芝

前のページに戻る