特許
J-GLOBAL ID:200903021090937408
半導体装置
発明者:
,
出願人/特許権者:
代理人 (1件):
堀口 浩
公報種別:公開公報
出願番号(国際出願番号):特願2004-042561
公開番号(公開出願番号):特開2005-235985
出願日: 2004年02月19日
公開日(公表日): 2005年09月02日
要約:
【課題】 SiCカスコード素子において、逆並列ダイオードを外付けする必要がない、高速のダイオードを内蔵するスイッチング素子を提供する。【解決手段】 SiC基板1上に形成される第1の半導体層2と、第1の半導体層2上に形成された第2の半導体層3と、第1の半導体層2と第2の半導体層3との境界に選択的に埋め込まれた第1の半導体領域4と、第2の半導体層表面に選択的に形成された第1導電型の第2の半導体領域5と、第2の半導体層3上に選択的に形成され、第1の半導体領域4、第2の半導体領域5とオーミック接触をなすソース電極6と、第2の半導体層3上に選択的に形成され、第2の半導体層3とショットキー接触を形成するゲート電極7と、SiC基板1の裏面に形成され、SiC基板1とオーミック接触をなすドレイン電極8を具備する。【選択図】 図1
請求項(抜粋):
第1導電型の半導体基板上に形成される第1導電型の第1の半導体層と、
前記第1の半導体層上に形成された、第1導電型の不純物濃度が第1の半導体層より高い第2の半導体層と、
前記第1の半導体層と前記第2の半導体層の境界に選択的に埋め込まれた第2導電型の第1の半導体領域と、
前記第2の半導体層表面に選択的に形成された第1導電型の第2の半導体領域と、
前記第2の半導体層上に選択的に形成され、第1の半導体領域、第2の半導体領域とオーミック接触をなすソース電極と、
前記第2の半導体層上に選択的に形成され、前記第2の半導体層とショットキー接触をなすゲート電極と、
前記半導体基板の裏面に形成され、前記半導体基板とオーミック接触をなすドレイン電極を具備することを特徴とする半導体装置。
IPC (8件):
H01L27/095
, H01L21/06
, H01L21/28
, H01L21/8232
, H01L21/8234
, H01L27/088
, H01L29/47
, H01L29/872
FI (5件):
H01L29/80 E
, H01L21/28 301B
, H01L27/08 102A
, H01L27/06 F
, H01L29/48 D
Fターム (27件):
4M104AA03
, 4M104BB14
, 4M104BB18
, 4M104BB25
, 4M104BB28
, 4M104CC01
, 4M104CC03
, 4M104DD84
, 4M104GG11
, 5F048AB10
, 5F048AC09
, 5F048AC10
, 5F048BA04
, 5F048BA14
, 5F048BC03
, 5F048BD07
, 5F102GA05
, 5F102GA14
, 5F102GB04
, 5F102GC07
, 5F102GD01
, 5F102GJ02
, 5F102GL02
, 5F102GM02
, 5F102GR07
, 5F102GT03
, 5F102GT05
引用特許:
前のページに戻る