特許
J-GLOBAL ID:200903021217167704

画像検出処理装置

発明者:
出願人/特許権者:
代理人 (1件): 橋爪 健
公報種別:公開公報
出願番号(国際出願番号):特願2001-269120
公開番号(公開出願番号):特開2003-078829
出願日: 2001年09月05日
公開日(公表日): 2003年03月14日
要約:
【要約】【課題】 マルチチップシステムを採用し、超並列の回路構造で画像処理等の各種処理を行い、実時間で画像処理等の各種処理を実行する。【解決手段】 光学系4から画像情報が入力され、1段目の平滑化チップ1は、光センサ回路1-1と平滑化回路1-2を備えることで入力画像の平滑化を行う。2段目以降の輪郭強調チップ2、動き検出チップ3の各画素はそれぞれアナログメモリ2-1、3-1と輪郭強調回路2-2、動き検出回路3-2を備える。アナログメモリ2-1、3-1は前段からのアナログ情報を一時記憶する。輪郭強調回路2-2、動き検出回路2-3はそれぞれアナログメモリ2-1、3-1の情報を読み取る(必要に応じ書込むことも可能)。ここでは2段目の輪郭強調チップ2からは輪郭強調された画像情報が出力され、3段目の動き検出チップ3からは動き検出された結果が出力される。
請求項(抜粋):
入力された光信号を電気信号に変換する光センサと、前記光センサからの出力に対して第1のアナログ処理を実行してアナログ画像情報を出力する第1の処理回路とを有する第1の画素回路と、前記第1の画素回路の前記第1の処理回路からアナログ画像情報を入力して記憶する第2のアナログメモリと、前記第2のアナログメモリから画像情報を読み出し第2のアナログ処理を実行してアナログ画像情報出力する第2の処理回路とを有し、前記第1の画素回路に対応して設けられた第2の画素回路を備え、前記第1及び第2の画素回路がそれぞれマトリクス状に配置されて各々第1及び第2のチップが形成され、前記第1及び第2の処理回路は、各々の前記第1及び第2のチップにおける近傍の第1及び第2の処理回路からそれぞれアナログ信号を受けて特性を補償し、第1及び第2のアナログ処理を並列演算により実行するようにした画像検出処理装置。
IPC (5件):
H04N 5/335 ,  G06T 1/00 420 ,  G06T 1/20 ,  G06T 7/20 ,  H04N 13/02
FI (5件):
H04N 5/335 Z ,  G06T 1/00 420 G ,  G06T 1/20 B ,  G06T 7/20 A ,  H04N 13/02
Fターム (38件):
5B047BB04 ,  5B047DA01 ,  5B047DA06 ,  5B047EA10 ,  5B057AA20 ,  5B057BA02 ,  5B057CA08 ,  5B057CA12 ,  5B057CB08 ,  5B057CB12 ,  5B057CE03 ,  5B057CE05 ,  5B057CH03 ,  5B057CH09 ,  5B057DA06 ,  5B057DB02 ,  5B057DB09 ,  5B057DC32 ,  5C024CX03 ,  5C024CY25 ,  5C024GX15 ,  5C024GY35 ,  5C024GY36 ,  5C024GY37 ,  5C024HX00 ,  5C024HX22 ,  5C024HX35 ,  5C024HX44 ,  5C024HX57 ,  5C061AB04 ,  5C061AB06 ,  5C061AB08 ,  5L096AA06 ,  5L096BA05 ,  5L096EA06 ,  5L096GA08 ,  5L096HA03 ,  5L096LA15
引用特許:
審査官引用 (6件)
  • 2次元センサ装置
    公報種別:公開公報   出願番号:特願平5-252412   出願人:新日本製鐵株式会社
  • 画像入力装置
    公報種別:公開公報   出願番号:特願平6-187643   出願人:日本電信電話株式会社
  • 輪郭検出システム
    公報種別:公開公報   出願番号:特願平4-188172   出願人:浜松ホトニクス株式会社
全件表示

前のページに戻る