特許

J-GLOBAL ID：200903021359259720

半導体装置

発明者： 山内 忠昭
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-315298
公開番号（公開出願番号）：特開平9-162709
出願日： 1995年12月04日
公開日（公表日）： 1997年06月20日
要約：

【要約】【課題】 高速出力動作を実現することが可能な半導体装置を提供する。【解決手段】 入力信号の0VからVccへの遷移時、出力端子OUTVccをNMOSトランジスタ107を介しSOI構造のNMOSトランジスタ103のボディ電極N1にフィードバックさせ、NMOSトランジスタ103のしきい値電圧を下げ、NMOSトランジスタ103のボディ,ソース,ドレイン電極から成るnpn型バイポーラトランジスタをオンし、入力信号のVccから0Vへの遷移時は、出力端子OUTをPMOSトランジスタ105を介しSOI構造のPMOSトランジスタ101のボディ電極N2にフィードバックさせる。

請求項（抜粋）：

入力端子から入力される入力信号に応答して、外部電源から供給される外部電源電圧を基に出力端子に所定の電圧を出力する半導体装置であって、絶縁層と、前記絶縁層上に形成され、一方導通電極が前記外部電源に接続され、他方導通電極が前記出力端子に接続され、前記入力信号に応答して第1のタイミングでオンする第1のMOSトランジスタと、前記絶縁層上に形成され、一方導通電極が接地され、他方導通電極が前記出力端子に接続され、前記入力信号に応答して第1のタイミングと異なる第2のタイミングでオンする第2のMOSトランジスタと、前記入力信号に応答して、前記第1のタイミングで前記第1のMOSトランジスタの基板と前記出力端子とを接続する第1のスイッチング手段と、前記入力信号に応答して、前記第2のタイミングで前記第2のMOSトランジスタの基板と前記出力端子とを接続する第2のスイッチング手段と、を備えた半導体装置。

IPC (8件)：

H03K 17/04 ,  G11C 11/417 ,  G11C 11/413 ,  H01L 21/8238 ,  H01L 27/092 ,  H03K 17/687 ,  H03K 19/0175 ,  H03K 19/0948

FI (7件)：

H03K 17/04 E ,  G11C 11/34 305 ,  G11C 11/34 335 Z ,  H01L 27/08 321 L ,  H03K 17/687 F ,  H03K 19/00 101 F ,  H03K 19/094 B

引用特許：

審査官引用 (3件)

• 特開昭62-015924
  
• 出力回路
  公報種別：公開公報   出願番号：特願平3-187569   出願人：株式会社東芝
• 特開昭53-114656