特許

J-GLOBAL ID：200903095774046190

出力回路

発明者： 茂原 宏 ,  衣笠 昌典
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平3-187569
公開番号（公開出願番号）：特開平5-037336
出願日： 1991年07月26日
公開日（公表日）： 1993年02月12日
要約：

【要約】【目的】 簡単な回路構成により、出力ノードに接続されるトランジスタを同一導電形とした場合においても、所望のレベルの出力電圧を得る。【構成】 電源(Vcc)と接地間に電流通路が直列接続されたNチャネルMOSトランジスタN3ソース、およびトランジスタN4のドレインは出力ノード(OT1)に接続されている。NチャネルMOSトランジスタN5のソースはトランジスタN3の基板に接続され、ドレインは出力ノード(OT1)に接続されている。このトランジスタN5のゲートはトランジスタN3のドレインに接続されている。入力ノードIN1に供給される信号に応じてトランジスタN3が導通すると、出力ノードOT1の電位が上昇するとともに、トランジスタN5を介してトランジスタN3の基板の電位が上昇し、トランジスタN3のバックゲートバイアス効果が小さくなる。このため、出力ノードOT1の電位は一層上昇する。

請求項（抜粋）：

第1の電源および第2の電源の相互間に電流通路が直列接続され、入力信号に応じて交互に導通される同一導電型の第1、第2のトランジスタと、これらトランジスタの相互接続点に接続された出力端子と、電流通路の一端が前記出力端子に接続され、他端が前記第1のトランジスタのバックゲートに接続された第3のトランジスタと、を具備したことを特徴とする出力回路。

IPC (2件)：

H03K 19/0175 ,  H03K 19/094

FI (3件)：

H03K 19/00 101 F ,  H03K 19/00 101 J ,  H03K 19/094 D

引用特許：

出願人引用 (1件)

• 特開昭5-007149
  

審査官引用 (1件)

• 出力回路
  公報種別：公開公報   出願番号：特願平3-156868   出願人：富士通株式会社, 株式会社九州富士通エレクトロニクス