特許
J-GLOBAL ID：200903021429697614
電子機器
発明者：
出願人/特許権者：
代理人 (1件)：
鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-309697
公開番号（公開出願番号）：特開2001-125828
出願日： 1999年10月29日
公開日（公表日）： 2001年05月11日
要約：
【要約】【課題】 メモリの装着状態に拘わらずに、装着されているメモリのアクセスを常に連続したアドレスにより行うことを可能とする。【解決手段】 第2標準メモリ2が装着されているときには、ジャンパ端子9a,9bにジャンパが介挿され、セレクタ7の制御端子が「L」レベルとされる。このときセレクタ7は、チップイネーブルCE0〜CE4を、第1標準メモリ1、第2標準メモリ2および第1乃至第3の各拡張スロット3〜5にそれぞれ与える。これに対して第2標準メモリ2が装着されていないときには、ジャンパ端子9a,9bにジャンパが介挿されずに、セレクタ7の制御端子がプルアップ抵抗8により「H」レベルとされる。このときセレクタ7は、アドレスデコーダ6で生成される5本のチップイネーブルCE0を第1標準メモリ1に与えるとともに、チップイネーブルCE1〜CE3を第1乃至第3の各拡張スロット3〜5にそれぞれ与える。
請求項（抜粋）：
複数のメモリ装着位置に対して予め定められた優先度の順に各メモリ装着位置に連続して割り当てられたアドレスを用いて、この複数のメモリ装着位置に任意に装着されるメモリをアクセスする電子機器において、前記複数のメモリ装着位置のうちの所定のメモリ装着位置への前記メモリの装着の有無を認識するメモリ装着状態認識手段と、前記メモリ装着状態認識手段により前記メモリが装着されていないと認識されたメモリ装着位置よりも前記優先度が低いメモリ装着位置に装着されたメモリについては、そのメモリ装着位置よりも前記優先度が高いメモリ装着位置のうちで前記メモリ装着状態認識手段により前記メモリが装着されていないと認識されたものの数だけ優先度が上位であるメモリ装着位置に割り当てられたアドレスに基づいてアクセスさせるアクセスさせるメモリ選択手段とを備えたことを特徴とする電子機器。
IPC (2件)：
G06F 12/06 510
, G06F 12/06 515
G06F 12/06 510 D
, G06F 12/06 515 B
