特許
J-GLOBAL ID:200903021431891665
半導体装置、半導体装置の製造方法、並びに電気光学装置
発明者:
,
出願人/特許権者:
代理人 (3件):
西 和哉
, 志賀 正武
, 青山 正和
公報種別:公開公報
出願番号(国際出願番号):特願2005-117115
公開番号(公開出願番号):特開2006-054424
出願日: 2005年04月14日
公開日(公表日): 2006年02月23日
要約:
【課題】 LDD又はGOLD構造を有する半導体装置の製造工程を簡略化する方法を提供する。【解決手段】 本発明は、半導体装置の製造方法であって、半導体層上にソース側高濃度領域及びドレイン側高濃度領域に対応するレジストの膜厚を、ソース側低濃度領域、ドレイン側低濃度領域及びチャネル領域に対応するレジストの膜厚より薄く形成する工程と、レジストをマスクとして半導体層を所定パターンにエッチングするとともに、半導体層に高濃度不純物を注入し、ソース側高濃度領域及びドレイン側高濃度領域を形成する工程と、を有する。【選択図】 図4
請求項(抜粋):
ソース側高濃度領域とドレイン側高濃度領域とソース側低濃度領域とドレイン側低濃度領域とチャネル領域とを有する半導体層と、前記半導体層と絶縁膜を介して対向したゲート電極と、を有する半導体装置の製造方法であって、
基板上に半導体膜を形成する工程と、
前記半導体膜上に前記ソース側高濃度領域及び前記ドレイン側高濃度領域に対応するレジストの膜厚を、前記ソース側低濃度領域、前記ドレイン側低濃度領域及び前記チャネル領域に対応する前記レジストの膜厚より薄く形成する工程と、
前記レジストをマスクとして前記半導体膜を所定パターンにエッチングするとともに、前記レジストの薄い部分を通して前記半導体膜に高濃度不純物を注入し、前記ソース側高濃度領域及び前記ドレイン側高濃度領域を形成する工程と、
前記レジストを前記半導体膜上から除去し、前記半導体膜上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に前記チャネル領域に対応する位置に前記ゲート電極を形成する工程と、
前記ゲート電極をマスクとして前記半導体膜に前記高濃度不純物より低濃度の不純物を注入し、前記ソース側低濃度領域と、前記ドレイン側低濃度領域を形成する工程と、を有することを特徴とする半導体装置の製造方法。
IPC (4件):
H01L 21/336
, H01L 29/786
, G02F 1/136
, G09F 9/30
FI (5件):
H01L29/78 616A
, G02F1/1368
, G09F9/30 338
, H01L29/78 627C
, H01L29/78 616T
Fターム (54件):
2H092JA25
, 2H092JA28
, 2H092KA04
, 2H092MA27
, 2H092NA27
, 5C094AA43
, 5C094BA03
, 5C094BA29
, 5C094BA31
, 5C094BA43
, 5C094CA19
, 5C094FB14
, 5C094GB10
, 5C094HA02
, 5C094HA04
, 5C094HA05
, 5C094HA06
, 5C094HA07
, 5C094HA08
, 5F110AA16
, 5F110BB02
, 5F110CC02
, 5F110DD02
, 5F110DD13
, 5F110DD25
, 5F110EE23
, 5F110FF02
, 5F110FF28
, 5F110FF30
, 5F110GG02
, 5F110GG13
, 5F110GG25
, 5F110GG45
, 5F110HJ01
, 5F110HJ04
, 5F110HJ07
, 5F110HJ13
, 5F110HM02
, 5F110HM04
, 5F110HM13
, 5F110HM15
, 5F110NN03
, 5F110NN23
, 5F110NN24
, 5F110NN71
, 5F110NN72
, 5F110NN73
, 5F110NN78
, 5F110PP01
, 5F110PP03
, 5F110QQ02
, 5F110QQ04
, 5F110QQ05
, 5F110QQ11
引用特許:
出願人引用 (1件)
-
半導体装置の製造方法
公報種別:公開公報
出願番号:特願2001-244237
出願人:株式会社半導体エネルギー研究所
審査官引用 (4件)