デルタシグマD/A変換器

発明者： , ,
出願人/特許権者：
代理人 (1件)：中村稔 (外9名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-350035
公開番号（公開出願番号）：特開2001-168722
出願日： 1999年12月09日
公開日（公表日）： 2001年06月22日
要約：

【要約】【課題】本発明は、複数次数のデルタシグマD/A変換器において、無信号入力のアイドリング時のミュート操作の際、クリック雑音を発生させず、したがって、これを除去するための回路を不要とすることを課題とする。【解決手段】複数次数のデルタシグマ変調器(ノイズシェーパ)の動作を停止する際、ループフィルタの次数を順次下げていって、最終的に出力信号をゼロにするようにするシーケンス操作を行うため、ループフィルタ内に各次数に対応する一次微分器とこの一次微分器への入力をゼロ値にするスイッチ手段を設ける。

請求項（抜粋）：

n(nは2以上の整数)次デルタシグマD/A変換器において、入力信号が入力される主加算器と、この主加算器の出力を入力とする量子化器と、この量子化器による量子化誤差を入力とする1サンプル遅延器と、この1サンプル遅延器の出力側に連続して接続される(n-1)個の一次微分器と、一次微分器の各入力をゼロ値に切り換えるための(n-1)個のスイッチ手段と、前記一次微分器の出力または前記1サンプル遅延器の出力を加算するために連続して接続される(n-1)個の加算器と、を備え、この(n-1)個の加算器の和が前記主加算器で前記入力信号と加算され、前記入力信号がゼロ値の時に、前記(n-1)個のスイッチ手段を最高次数からより低い次数に順次にゼロ値に切り換え、前記(n-1)個の一次微分器の入力をゼロ値にし、n次デルタシグマD/A変換器の出力値を最後にゼロ値にすること、を特徴とするn次デルタシグマD/A変換器。

IPC (2件)：

H03M 3/02 , H03M 1/08

FI (2件)：

H03M 3/02 , H03M 1/08 B

Fターム (14件)：

5J022AB00 , 5J022BA02 , 5J022CA07 , 5J022CB06 , 5J022CE04 , 5J022CF02 , 5J022CF07 , 5J064AA01 , 5J064BA03 , 5J064BC08 , 5J064BC10 , 5J064BC12 , 5J064BC16 , 5J064BD01

引用特許：

出願人引用 (8件)

特開平4-189032
特開平2-020934
特開平2-025116

全件表示

審査官引用 (8件)

特開平4-189032
特開平2-020934
特開平2-025116

全件表示

前のページに戻る