特許
J-GLOBAL ID：200903021480403234
半導体装置およびその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
深見 久郎 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-198906
公開番号（公開出願番号）：特開2003-017589
出願日： 2001年06月29日
公開日（公表日）： 2003年01月17日
要約：
【要約】【課題】 キャパシタの配列におけるデッドスペースをなるべくなくし、個々のキャパシタの形状をなるべく拡大した半導体装置を提供する。【解決手段】 半導体装置は、各ストレージノードコンタクト9の上面から上方に延び、略楕円形の断面形状を有するように形成されたキャパシタ14とを備える。上方から見たときのキャパシタ配列は、略楕円形の長軸方向に沿っては、複数のキャパシタ14が等間隔に並んだキャパシタ列を形成している。任意の1つの前記キャパシタ列を第1のキャパシタ列として注目したときには、隣接する第2のキャパシタ列が平行に配列され、前記第1のキャパシタ列と、前記第2のキャパシタ列とでは、キャパシタ14の並ぶ位相がトランスファーゲート2の1本分の幅とトランスファーゲート同士のなす間隙の1本分の幅との和にほぼ相当する距離だけずれている。
請求項（抜粋）：
主表面を有する半導体基板と、前記主表面上に形成され、互いに平行に線状に延びる複数のトランスファーゲートと、前記複数のトランスファーゲート同士の間にそれぞれ形成される複数の間隙において、前記主表面に電気的に接続するように導電体でそれぞれ形成された下層コンタクトと、前記下層コンタクトのうち選択されたものの上面に電気的に接続して配列され、それぞれ上方に延びる棒状の導電体からなる複数のストレージノードコンタクトと、各前記ストレージノードコンタクトの上面から上方に延び、前記トランスファーゲートの長手方向と垂直な方向に長軸を有する略楕円形の断面形状を有するように形成されたキャパシタとを備え、前記主表面に垂直な上方から前記キャパシタの配列を見たときには、前記長軸方向に沿っては、複数の前記キャパシタが前記トランスファーゲート1本分の幅にほぼ等しい間隙を介して等間隔に並んだキャパシタ列を形成しており、任意の1つの前記キャパシタ列を第1のキャパシタ列として注目したときには、他の前記キャパシタ列である第2のキャパシタ列が隣接して平行に配列され、前記第1のキャパシタ列と、前記第2のキャパシタ列とでは、前記キャパシタの並ぶ位相が前記トランスファーゲート1本分の幅と前記トランスファーゲート同士のなす間隙1本分の幅との和にほぼ相当する距離だけずれている、半導体装置。
IPC (2件)：
H01L 21/8242
, H01L 27/108
H01L 27/10 621 B
, H01L 27/10 621 C
5F083AD24
, 5F083AD48
, 5F083LA12
, 5F083LA16
, 5F083NA08
, 5F083PR07
