特許
J-GLOBAL ID：200903083823660713
半導体装置及びその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-346372
公開番号（公開出願番号）：特開平11-177056
出願日： 1997年12月16日
公開日（公表日）： 1999年07月02日
要約：
【要約】【課題】 キャパシタ絶縁膜をコンフォーマルに堆積する必要がなく、電極膜の堆積によるキャパシタ絶縁膜へのダメージを回避することができ、しかも簡単な工程でキャパシタを形成することを可能とする。【解決手段】 半導体基板11の主面側にキャパシタの一方の電極25及び他方の電極27を形成する工程と、その後にキャパシタの一方の電極25及び他方の電極27の側面に接するキャパシタの誘電体膜28を形成する工程とを有し、キャパシタの一方の電極25及び他方の電極27とこれらの側壁に挟まれた誘電体膜28とによってキャパシタを形成する。
請求項（抜粋）：
半導体基板の主面側にキャパシタの一方の電極及び他方の電極を形成する工程と、その後に前記キャパシタの一方の電極及び他方の電極の側面に接するキャパシタの誘電体膜を形成する工程とを有し、前記キャパシタの一方の電極及び他方の電極とこれらの側壁に挟まれた前記誘電体膜とによってキャパシタを形成することを特徴とする半導体装置の製造方法。
IPC (4件)：
H01L 27/108
, H01L 21/8242
, H01L 27/04
, H01L 21/822
H01L 27/10 621 Z
, H01L 27/04 C
