特許

J-GLOBAL ID：200903021496921219

半導体集積回路及び半導体集積回路のテスト方法

発明者： 田中 利広 ,  品川 裕 ,  木村 昌彦 ,  中村 功
出願人/特許権者： 株式会社日立製作所 ,  株式会社日立超エル・エス・アイ・システムズ
代理人 (1件)： 玉村 静世
公報種別：公開公報
出願番号（国際出願番号）：特願2001-125275
公開番号（公開出願番号）：特開2002-318265
出願日： 2001年04月24日
公開日（公表日）： 2002年10月31日
要約：

【要約】【課題】 電圧やパルス幅などを決定する制御情報の設定を並列的に且つ容易に行うことができ、その手直しも容易な半導体集積回路を提供する。【解決手段】 CPU(2)とフラッシュメモリ(5)を有する半導体集積回路の外部の評価装置(18)から期待値の電圧(Vref)を複数の半導体集積回路に並列的に与える。そのために、半導体集積回路の内部には、この期待値電圧と内部で発生する昇圧電圧とを比較する比較回路(70)を内蔵する。CPUがその比較結果を参照しながら、昇圧電圧値を変更するデータレジスタ(66)の制御データを最適に設定していく。上記の比較回路やデータレジスタを内蔵CPUで制御し、トリミングを自己完結で行うため、複数のLSIに対する並列的なトリミングが容易であり、全体としてのテスト時間を短縮できる。

請求項（抜粋）：

データレジスタにロードされる制御データに基づいて電圧を生成可能な電圧生成手段と、前記制御データを保有する不揮発性記憶手段と、前記不揮発性記憶手段に保有させる前記制御データの生成に利用される処理回路とを1個の半導体基板に有し、前記処理回路は、半導体基板の外部から与えられる判定基準電圧と前記電圧生成手段で生成される電圧との関係を判定する判定回路と、判定回路の出力を参照しながらデータレジスタ上で制御データを決定し、前記決定された制御データを前記データレジスタから前記不揮発性記憶手段に格納する制御回路とを有し、前記制御回路はプログラムによってその動作が決定されるものであることを特徴とする半導体集積回路。

IPC (9件)：

G01R 31/28 ,  G06F 15/78 510 ,  G06F 15/78 ,  G11C 16/02 ,  G11C 17/00 ,  G11C 29/00 673 ,  H01L 21/66 ,  H01L 21/822 ,  H01L 27/04

FI (12件)：

G06F 15/78 510 A ,  G06F 15/78 510 K ,  G06F 15/78 510 P ,  G11C 17/00 D ,  G11C 29/00 673 Z ,  H01L 21/66 F ,  G01R 31/28 V ,  H01L 27/04 V ,  H01L 27/04 B ,  G01R 31/28 B ,  G11C 17/00 601 Z ,  H01L 27/04 T

Fターム (36件)：

2G132AA08 ,  2G132AB01 ,  2G132AC03 ,  2G132AG01 ,  2G132AK09 ,  2G132AL09 ,  2G132AL25 ,  4M106AA01 ,  4M106AA08 ,  4M106AC01 ,  4M106AC07 ,  4M106CA26 ,  5B003AA03 ,  5B003AD02 ,  5B003AD09 ,  5B003AE04 ,  5B025AA03 ,  5B025AB01 ,  5B025AC01 ,  5B025AD09 ,  5B025AD10 ,  5B025AD15 ,  5B025AE09 ,  5B062DD10 ,  5B062JJ05 ,  5B062JJ10 ,  5F038AV02 ,  5F038AV10 ,  5F038BG08 ,  5F038DF04 ,  5F038DF05 ,  5F038EZ20 ,  5L106AA10 ,  5L106DD00 ,  5L106GG03 ,  5L106GG07

引用特許：

審査官引用 (1件)

• 不揮発性半導体メモリおよびそれを内蔵した半導体集積回路並びにメモリの書込み時間調整方法
  公報種別：公開公報   出願番号：特願平10-101139   出願人：株式会社日立製作所