特許
J-GLOBAL ID：200903021560511836
半導体記憶装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
丸山 隆夫
公報種別：公開公報
出願番号（国際出願番号）：特願平9-228629
公開番号（公開出願番号）：特開平11-066852
出願日： 1997年08月25日
公開日（公表日）： 1999年03月09日
要約：
【要約】【課題】 データバスやクロック等の配線の負荷による信号伝播遅延、スキューずれ等による誤動作を防止した半導体記憶装置を得る。【解決手段】 メモリコントローラMCからのリファレンスクロック信号RCLK用の信号線を最遠端に配置された記憶素子群M#nへ接続後、この記憶素子群M#nから最近端の記憶素子群M#0まで第1の端子RCLK1#i間を順次接続する。また、リファレンスクロック信号RCLK用の信号線を最近端の記憶素子群M#0から最遠端の記憶素子群M#nまで第2の端子RCLK2#i間を順次接続する。本構成のリファレンスクロックによりもたらされる遅延時間情報により、各M#iがそれぞれ最適のリードデータ読み出し時間を設定し、すべてのM#iからのリードデータのセットアップ時間、およびホールド時間を確保することが可能となる。
請求項（抜粋）：
列状またはアレイ状に配置された複数の記憶素子群(M#i(但し、iは0≦i≦n、nは1以上の自然数))と該記憶素子群のメモリコントローラを有し、該メモリコントローラから発生するリファレンスクロック信号が前記複数の記憶素子群のそれぞれに接続され、さらに前記メモリコントローラと前記複数の記憶素子群との間がクロック、コマンド信号、アドレスバス、データバスで接続されてなる半導体記憶装置において、前記記憶素子群(M#i)は前記リファレンスクロック信号(RCLK)を受信する2個の端子(RCLK1#i、RCLK2#i)を備え、前記メモリコントローラ(MC)からのリファレンスクロック信号(RCLK)用の信号線を最遠端に配置された記憶素子群(M#n)へ接続し、該記憶素子群(M#n)から最近端の記憶素子群(M#0)まで一方の端子(RCLK1#i)間を順次接続した第1の信号線と、前記リファレンスクロック信号(RCLK)用の信号線を前記最近端の記憶素子群(M#0)から前記最遠端の記憶素子群(M#n)まで他方の端子(RCLK2#i)間を順次接続した第2の信号線と、を有して構成されたことを特徴とする半導体記憶装置。
FI (2件)：
G11C 11/34 362 S
, G11C 11/34 354 C
