特許

J-GLOBAL ID：200903021561270026

半導体装置の製造方法

発明者： 有田 寿之貴
出願人/特許権者： 富士通株式会社
代理人 (1件)： 伊東 忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願2002-245377
公開番号（公開出願番号）：特開2004-087689
出願日： 2002年08月26日
公開日（公表日）： 2004年03月18日
要約：

【課題】非常に微細なレジストパターンを形成する際に、エッジラフネスを抑制できる半導体装置の製造方法を提供する。【解決手段】非常に微細なレジストパターンを、前記レジストパターンの軟化温度よりも高い耐熱温度を有する膜で覆い、この状態でレジストパターンを前記軟化温度以上で耐熱温度以下の温度に加熱し、レジストパターンをリフローさせる。【選択図】 図2

請求項（抜粋）：

レジストパターンを形成する工程と、 前記レジストパターンを覆うように、前記レジストパターンの軟化温度よりも高い耐熱温度を有する膜を形成する工程と、 前記レジストパターンを、前記レジストパターンが前記膜により覆われた状態で、前記レジストパターンの軟化温度よりも高く、前記耐熱温度よりも低い温度に加熱し、リフローさせる工程と、 前記膜を除去する工程と、 前記リフローしたレジストパターンをマスクに、前記レジストパターンの下地層をパターニングする工程とを含むことを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L21/027 ,  G03F7/40

FI (2件)：

H01L21/30 570 ,  G03F7/40 511

Fターム (3件)：

2H096AA25 ,  2H096HA05 ,  5F046LA18

引用特許：

審査官引用 (2件)

• 特開昭64-023535
  
• パタン形成方法
  公報種別：公開公報   出願番号：特願平5-192151   出願人：株式会社日立製作所