特許
J-GLOBAL ID：200903021719061861
積層型半導体装置、半導体基板及び積層型半導体装置の製造方法。
発明者：
,
出願人/特許権者：
代理人 (1件)：
特許業務法人オカダ・フシミ・ヒラノ
公報種別：公開公報
出願番号（国際出願番号）：特願2007-336212
公開番号（公開出願番号）：特開2009-158764
出願日： 2007年12月27日
公開日（公表日）： 2009年07月16日
要約：
【課題】製造工程においてチッピングが発生しにくい積層型半導体装置を提供する。【解決手段】所定分布密度のバンプ7が形成された回路領域9を有する半導体基板8同士が、バンプ7を接合することにより積層されて形成された積層型半導体素子であって、半導体基板1の周辺部10には、回路領域9のバンプ7の分布密度より高い分布密度で、半導体基板1に密着してダミーバンプ11が形成され、半導体基板1同士において、ダミーバンプ11同士の接合がなされていることを特徴とする積層型半導体装置。【選択図】 図1
請求項（抜粋）：
所定分布密度のバンプが形成された回路領域を有する半導体基板同士が、前記バンプを接合することにより積層されて形成された積層型半導体装置であって、前記半導体基板の周辺部には、前記回路領域のバンプの分布密度より高い分布密度でダミーバンプが形成され、前記半導体基板同士において、前記ダミーバンプ同士の接合がなされていることを特徴とする積層型半導体装置。
IPC (4件)：
H01L 25/065
, H01L 25/07
, H01L 25/18
, H01L 21/60
H01L25/08 B
, H01L21/92 602P
, H01L21/60 311Q
5F044KK05
, 5F044KK16
, 5F044KK17
, 5F044LL01
, 5F044QQ01
, 5F044QQ02
, 5F044RR03
