特許
J-GLOBAL ID:200903021864981766

ヘテロ接合型電界効果トランジスタ

発明者:
出願人/特許権者:
代理人 (1件): 中村 純之助 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平10-351407
公開番号(公開出願番号):特開2000-174262
出願日: 1998年12月10日
公開日(公表日): 2000年06月23日
要約:
【要約】【課題】耐圧性、特性安定性に優れ、ゲートリーク電流が低減されたヘテロ接合型電界効果トランジスタを提供すること。【解決手段】半導体基板上にバッファ層と、チャネル層と、スペーサ層と、キャリア供給層と、ショットキーバリア層と、高濃度不純物ドープキャップ層とが順次堆積され、ソース電極及びドレイン電極がキャップ層表面に形成され、ソース電極とドレイン電極の間のキャップ層にショットキーバリア層に達する開口部が形成され、開口部に露出したショットキーバリア層表面にゲート電極が形成されているヘテロ接合型電界効果トランジスタであって、キャップ層が複数の細線で構成され、細線間はショットキーバリア層が露出し、ソース電極及びドレイン電極が、細線と細線間に露出したショットキーバリア層との両方に接触していることを特徴とするヘテロ接合型電界効果トランジスタを構成する。
請求項(抜粋):
半導体基板上にバッファ層と、チャネル層と、スペーサ層と、キャリア供給層と、ショットキーバリア層と、高濃度不純物層であるキャップ層とが順次堆積され、ソース電極及びドレイン電極が該キャップ層表面に形成され、該ソース電極と該ドレイン電極の間の該キャップ層に該ショットキーバリア層に達する開口部が形成され、該開口部に露出した該ショットキーバリア層表面にゲート電極が形成されていることを特徴とするヘテロ接合型電界効果トランジスタにおいて、該キャップ層が複数の細線で構成され、該細線間は該ショットキーバリア層が露出し、該ソース電極及び該ドレイン電極が、該細線で構成される該キャップ層と、該細線間に露出した該ショットキーバリア層との両方に接触していることを特徴とするヘテロ接合型電界効果トランジスタ。
IPC (4件):
H01L 29/778 ,  H01L 21/338 ,  H01L 29/812 ,  H01L 29/80
FI (2件):
H01L 29/80 H ,  H01L 29/80 A
Fターム (18件):
5F102FA01 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ06 ,  5F102GK04 ,  5F102GL04 ,  5F102GM04 ,  5F102GM08 ,  5F102GN08 ,  5F102GQ01 ,  5F102GR10 ,  5F102GS01 ,  5F102GT03 ,  5F102HC01 ,  5F102HC11 ,  5F102HC15 ,  5F102HC19
引用特許:
審査官引用 (1件)

前のページに戻る