特許
J-GLOBAL ID：200903021921940567

電子部品の実装方法、およびその方法によって製造された電子回路装置

発明者：
柴田 和孝

柴田 和孝 について

, 
山口 恒守

山口 恒守 について


出願人/特許権者：
ローム株式会社

ローム株式会社 について


代理人 (1件)： 吉田 稔 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-331600
公開番号（公開出願番号）：特開平11-163501
出願日： 1997年12月02日
公開日（公表日）： 1999年06月18日
要約：
【要約】【課題】プリント基板表面などの電子部品実装対象面に対して複数の電子部品を面実装する作業の容易化を図り、その作業能率を高める。【解決手段】面実装用の導体部6a,6b,6cを有する複数の電子部品D1,D2,D3を、電子部品実装対象面10に設けられている複数の端子部形成領域3a,3b,3cに面実装するための電子部品の実装方法であって、電子部品実装対象面10に、複数の端子部形成領域3a,3b,3cに跨がる異方性導電層5を形成する工程と、異方性導電層5上における複数の端子部形成領域3a,3b,3cのそれぞれの上方位置に複数の電子部品D1,D2,D3を配置し、かつこれら複数の電子部品D1,D2,D3を異方性導電層5に押しつけることにより、複数の電子部品D1,D2,D3の各導体部6a,6b,6cを異方性導電層5を介して複数の端子部形成領域3a,3b,3cの各端子部30a,30b,30cに導通接着させる工程とを有する。
請求項（抜粋）：
面実装用の導体部を有する複数の電子部品を、電子部品実装対象面に設けられている複数の端子部形成領域に面実装するための電子部品の実装方法であって、上記電子部品実装対象面に、上記複数の端子部形成領域に跨がる異方性導電層を形成する工程と、上記異方性導電層上における上記複数の端子部形成領域のそれぞれの上方位置に上記複数の電子部品を配置し、かつこれら複数の電子部品を上記異方性導電層に押しつけることにより、上記複数の電子部品の各導体部を上記異方性導電層を介して上記複数の端子部形成領域の各端子部に導通接着させる工程と、を有することを特徴とする、電子部品の実装方法。
IPC (2件)：
H05K 3/32 ,  H05K 1/18
FI (2件)：
H05K 3/32 B ,  H05K 1/18 J
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM