特許

J-GLOBAL ID：200903021935440788

伝送装置間インタフェースにおけるフェイルセーフ回路

発明者： 木村 輝夫 ,  堀江 達也
出願人/特許権者： 富士通株式会社
代理人 (1件)： 松本 昂
公報種別：公開公報
出願番号（国際出願番号）：特願平8-233471
公開番号（公開出願番号）：特開平10-079963
出願日： 1996年09月03日
公開日（公表日）： 1998年03月24日
要約：

【要約】【課題】本発明は一方の伝送装置の電源が断状態となった場合に他方の伝送装置からの信号の影響で断状態となった伝送装置が誤動作しないようにすることができる伝送装置間インタフェースにおけるフェイルセーフ回路を提供することを目的とする。【解決手段】互いに独立した電源4,6を有し、信号の入出力を行う一方の伝送装置1のインタフェース回路12の出力段にスリーステートバッファ40を設け、スリーステートバッファ40の出力制御端に他方の伝送装置2の電源6の電圧出力端を接続し、他方の伝送装置2の電源6が正常時に出力制御端に「H」レベルが供給されてスリーステートバッファ40が信号通過状態となり、他方の伝送装置2の電源が異常時に出力制御端に「L」レベルが供給されてスリーステートバッファ40が信号遮断状態となるようにする。

請求項（抜粋）：

互いに独立した電源を有し、信号の入出力を行う伝送装置間インタフェースにおけるフェイルセーフ回路において、一方の伝送装置のインタフェース回路の出力段にスリーステートバッファを設け、該スリーステートバッファの出力制御端に他方の伝送装置の電源の電圧出力端を接続し、該他方の伝送装置の電源が正常時に該出力制御端に「H」レベルが供給されて該スリーステートバッファが信号通過状態となり、該他方の装置の電源が異常時に該出力制御端に「L」レベルが供給されて該スリーステートバッファが信号遮断状態となるように構成したことを特徴とする伝送装置間インタフェースにおけるフェイルセーフ回路。

IPC (3件)：

H04Q 3/42 104 ,  H04B 3/46 ,  H04B 17/00

FI (3件)：

H04Q 3/42 104 ,  H04B 3/46 A ,  H04B 17/00 T

引用特許：

審査官引用 (3件)

• 特開平3-218509
  
• 電源断時の回り込み防止回路
  公報種別：公開公報   出願番号：特願平4-263952   出願人：富士通株式会社
• 特開平2-223254