特許
J-GLOBAL ID：200903021938129560
マイコン搭載機器のマイコン待機状態時の消費電流削減回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
大胡 典夫 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-093990
公開番号（公開出願番号）：特開2000-284892
出願日： 1999年03月31日
公開日（公表日）： 2000年10月13日
要約：
【要約】【課題】 マイコン待機状態時の消費電流を削減する。【解決手段】 マイコン待機状態時セレクタ13は、バッファ11出力の入力端子Bを選択する。いずれか1つのキーが押され、キーマトリックス1のからのアナログ電圧値がしきい値(VDD×p)を超える場合、バッファ11はハイレベルをセレクタ13を介して割り込み制御手段17に供給するが、割り込み手段17はベクタアドレスと待機モード解除要求信号を出力せず、CPU7は待機モードのままである。他のキーが押され、前記アナログ電圧値が前記しきい値未満の場合、バッファ11はローレベルをセレクタ13を介して出力し、CPU7を動作モードにさせる。CPU7は、ROM9の前記ベクタアドレスに格納されたプログラムを実行し、A/D変換器5をオンさせる。
請求項（抜粋）：
キーが押されるとアナログ電圧値を出力するキーマトリックス手段と、前記キーマトリックス手段からの前記アナログ電圧値をデジタルデータに変換するアナログ-デジタル変換手段と、前記キーマトリクス手段からの前記アナログ電圧値が入力され、前記アナログ電圧値が有効の場合は第1のレベルの信号を出力し、前記アナログ電圧値が無効の場合第2のレベルの信号を出力するバッファ手段と、第1の入力端子に外部または内部割り込み入力が入力され、第2の入力端子に前記バッファ手段の出力が入力されるセレクト手段と、CPUと、ROMと、前記セレクト手段からの入力が有効レベルの信号の場合、前記CPUにベクタアドレスと解除要求信号を供給する割り込み制御手段とを具備し、マイコン待機状態の時、前記アナログ-デジタル変換手段はオフ状態にあり、前記CPUは待機モードにあり、前記セレクト手段は前記第2の入力端子を選択しており、前記キーマトリックス手段のキーが押され出力する前記アナログ電圧値が有効の場合、前記バッファ手段は前記第1のレベルの信号を前記セレクト手段を介して前記割り込み制御手段に供給し、前記CPUは、前記割り込み制御手段からの前記ベクタアドレスと前記解除要求信号により動作モードに移行し、前記ROMから前記ベクタアドレスに格納されているプログラムを読み出して実行し、前記ROMのプログラムに従って前記アナログ-デジタル変換手段をオンして、前記キーマトリックス手段からの前記アナログ電圧値を前記アナログディジタル変換手段で前記ディジタルデータに変換し、このディジタルデータで前記キーマトリックス手段のどのキーが押されたかを判別し、マイコン搭載機器にそのキーの指示に従った動作を行わせることを特徴とするマイコン搭載機器のマイコン待機状態時の消費電流削減回路。
IPC (2件)：
Fターム (3件)：
5B020BB10
, 5B020FF11
, 5B020FF16
