特許
J-GLOBAL ID：200903022085585079
メモリリフレッシュ制御回路、メモリ、メモリモジュー ル、デジタル装置
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-334190
公開番号（公開出願番号）：特開平11-167519
出願日： 1997年12月04日
公開日（公表日）： 1999年06月22日
要約：
【要約】【課題】 ダイナミックメモリを使用するメモリにおいて、メモリリフレッシュ動作時間短縮および記憶装置内部でのリクエスト追い越し処理により、メモリアクセスとリフレッシュ動作の競合時間を減らし、システムスループットを向上させメモリシステムスループットの向上をはかる。【解決手段】 複数のリフレッシュタイマ131を有するリフレッシュ制御部13の指示で、メモリバンク制御部14はインタリーブメモリ12へのリフレッシュ制御をメモリバンク121毎に個別制御する。更に、リクエストバッファ11を有しビジー中のメモリバンク121に対する第一のリクエストはリクエストバッファ11に待避させ、後続の第二のリクエストがビジーでない第二のメモリバンク122ならば、後続の第二のリクエストを優先的に処理する。
請求項（抜粋）：
記憶素子にダイナミックメモリを使用したインタリーブ動作可能な複数のメモリバンクのメモリリフレッシュ回路において、複数リフレッシュフラグと少なくともひとつのリフレッシュタイマを有し前記複数バンクのリフレッシュを個別に行うことを特徴とするリフレッシュ制御回路。
IPC (3件)：
G06F 12/06 550
, G06F 12/00 550
, G11C 11/406
G06F 12/06 550 A
, G06F 12/00 550 B
, G11C 11/34 363 F
