特許

J-GLOBAL ID：200903022141843426

基板の薄板化方法及び回路素子の製造方法

発明者： 中村 彰彦 ,  稲尾 吉浩 ,  宮成 淳
出願人/特許権者： 東京応化工業株式会社
代理人 (1件)： 小山 有
公報種別：公開公報
出願番号（国際出願番号）：特願2006-171512
公開番号（公開出願番号）：特開2007-073929
出願日： 2006年06月21日
公開日（公表日）： 2007年03月22日
要約：

【課題】 本発明は、基板表面にサポートプレートの貫通孔跡が転写されず、又基板表面に削りムラが生じない基板の薄板化方法及び回路素子の製造方法を提供する。 【解決手段】 基板Wと接着剤層2によって一体化されたサポートプレート1において、シート6が貼着された面を吸着ヘッド7上面に載置して吸引固定し、この状態で基板Wの上面(回路を形成していない面)をグラインダ8によって研削する。【選択図】 図1

請求項（抜粋）：

多数の貫通孔を有するサポートプレートを用いた基板の薄板化方法であって、 前記基板の回路形成面に、前記サポートプレートの一方の面を貼り合わせて積層体を形成する工程と、 前記積層体において、前記サポートプレートの他方の面にシートを貼り合わせる工程と、 前記シートを介して前記積層体が固定された状態で、前記基板の回路形成面とは反対側の面を研削する工程とを有することを特徴とする基板の薄板化方法。

IPC (2件)：

H01L 21/304 ,  B24B 41/06

FI (4件)：

H01L21/304 622J ,  H01L21/304 631 ,  H01L21/304 622L ,  B24B41/06 L

Fターム (2件)：

3C034AA07 ,  3C034BB75

引用特許：

出願人引用 (1件)

• 半導体ウェーハの製造方法
  公報種別：公開公報   出願番号：特願2003-386451   出願人：株式会社ディスコ

審査官引用 (1件)

• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平11-367942   出願人：株式会社日立製作所, 日立東部セミコンダクタ株式会社