特許
J-GLOBAL ID：200903077419090784
半導体ウェーハの製造方法
発明者：
出願人/特許権者：
代理人 (2件)：
佐々木 功
, 川村 恭子
公報種別：公開公報
出願番号（国際出願番号）：特願2003-386451
公開番号（公開出願番号）：特開2005-150434
出願日： 2003年11月17日
公開日（公表日）： 2005年06月09日
要約：
【課題】 支持基板に支持された状態で半導体ウェーハの裏面を研削装置によって研削加工工程を経た後に膜生成装置に搬入する際に、支持基板の裏面にコンタミが付着していない状態にすること。【解決手段】 平坦な支持面を有する支持基板に半導体ウェーハの表面を支持させて該支持基板と該半導体ウェーハとを一体にする一体化工程と、半導体ウェーハを保持するチャックテーブルと、該チャックテーブルに保持された半導体ウェーハの裏面を研削する研削手段とを有する研削装置を用い、一体になった支持基板側を該チャックテーブルに保持させ、該研削手段によって半導体ウェーハの裏面を研削して薄型化する研削加工工程と、半導体ウェーハを保持するチャックテーブルと、該チャックテーブルに保持された半導体ウェーハの面に膜を生成させる膜生成手段とを有する膜生成装置を用い、一体になった支持基板側を該チャックテーブルに保持させ、該膜生成手段によって半導体ウェーハの裏面に膜を生成させる膜生成工程とから構成され、前記一体化工程において、前記支持基板の裏面に、剥離可能な保護テープを貼着して研削加工工程を実施し、前記膜生成工程を実施する前に該保護テープを剥離除去する保護テープ剥離除去工程が遂行されることからなる半導体ウェーハの製造方法であって、100μm以下の極めて薄く加工しても半導体ウェーハには反りが生じることがなく、その半導体ウェーハの裏面に均一で不純物を含まない高精度の膜を形成することができ、半導体ウェーハのより一層の薄型化が可能となる。【選択図】 図3
請求項（抜粋）：
表面に回路が形成された半導体ウェーハの裏面に膜を形成する半導体ウェーハの製造方法であって、
少なくとも、平坦な支持面を有する支持基板に半導体ウェーハの表面を支持させて該支持基板と該半導体ウェーハとを一体にする一体化工程と、
半導体ウェーハを保持するチャックテーブルと、該チャックテーブルに保持された半導体ウェーハの裏面を研削する研削手段とを有する研削装置を用い、一体になった支持基板側を該チャックテーブルに保持させ、該研削手段によって半導体ウェーハの裏面を研削して薄型化する研削加工工程と、
半導体ウェーハを保持するチャックテーブルと、該チャックテーブルに保持された半導体ウェーハの面に膜を生成させる膜生成手段とを有する膜生成装置を用い、一体になった支持基板側を該チャックテーブルに保持させ、該膜生成手段によって半導体ウェーハの裏面に膜を生成させる膜生成工程とから構成され、
前記一体化工程において、前記支持基板の裏面に、剥離可能は保護テープを貼着して切削加工工程を実施し、前記膜生成工程を実施する前に該保護テープを剥離除去する保護テープ剥離除去工程が遂行されること
を特徴とする半導体ウェーハの製造方法。
IPC (3件)：
H01L21/68
, H01L21/28
, H01L21/304
H01L21/68 N
, H01L21/28 A
, H01L21/304 622Q
, H01L21/304 631
4M104BB08
, 4M104BB09
, 4M104BB14
, 4M104CC01
, 4M104DD21
, 4M104DD37
, 4M104HH20
, 5F031CA02
, 5F031DA15
, 5F031MA22
, 5F031MA37
, 5F031MA38
出願人引用 (1件)
審査官引用 (5件)
全件表示
前のページに戻る
