特許
J-GLOBAL ID：200903022165664190
半導体装置
発明者：
出願人/特許権者：
代理人 (3件)：
吉田 茂明
, 吉竹 英俊
, 有田 貴弘
公報種別：公開公報
出願番号（国際出願番号）：特願2004-003830
公開番号（公開出願番号）：特開2005-197554
出願日： 2004年01月09日
公開日（公表日）： 2005年07月21日
要約：
【課題】本発明は、半導体素子の配置を工夫することにより、金属膜の面積を小さくしてノイズを低減させる半導体装置を提供する。【解決手段】本発明に記載の半導体装置は、縦型のp型半導体素子4と、縦型のn型半導体素子5と、共通端子6とを備えている。そして、縦型のn型半導体素子5は、エミッタ電極が、一方(右側部分)のセラミック基板2上に設けられた銅パターン膜3aと直接接続されている。縦型のp型半導体素子4は、コレクタ電極が、他方(左側部分)のセラミック基板2上に設けられた銅パターン膜3bと直接接続されている。共通端子6は、p型半導体素子4のエミッタ電極及びn型半導体素子5のコレクタ電極と配線により接続される。【選択図】図1
請求項（抜粋）：
導電性のベース板と、
前記ベース板上に接合された少なくとも1つの絶縁基板と、
前記少なくとも1つの絶縁基板上に設けられた導電性の第1及び第2のパターン膜と、
エミッタ電極あるいはソース電極が、前記第1のパターン膜と直接接続されている縦型のn型半導体素子と、
コレクタ電極あるいはドレイン電極が、前記第2のパターン膜と直接接続されている縦型のp型半導体素子とを備える、
半導体装置。
IPC (2件)：
FI (1件)：
引用特許：
前のページに戻る
