ブレ-クダウン特性及びオン抵抗特性を改善したトレンチ形MOSFET並びにその製造方法

発明者：
出願人/特許権者：
代理人 (1件)：大島陽一
公報種別：公開公報
出願番号（国際出願番号）：特願平11-071596
公開番号（公開出願番号）：特開2000-164869
出願日： 1999年03月17日
公開日（公表日）： 2000年06月16日
要約：

【要約】 (修正有)【課題】オン抵抗を低減すると共に、閾値電圧を増加させることなく、パンチスルーブレークダウンが生じる危険性を低減することができるトレンチ形MOSFETを提供する。【解決手段】トレンチ形MOSFET30は、N+基板32の上層をなすP型エピタキシャル層34を含む構造体内に形成される。Nドレイン領域33はトレンチ35の底部を通りPエピタキシャル層内に注入され、拡散ステップを経てN+基板32とトレンチの底部との間に延在する。Nドレイン領域とPエピタキシャル層34との間の接合部33aは、N+基板とトレンチの隔壁との間に延在する。エピタキシャル層は階段状のドーピング濃度を有するか、或いは閾値調整用埋設物が加えられてもよい。別法ではドレイン領域が省略され、トレンチがPエピタキシャル層を通りN+基板内まで延在することができる。

請求項（抜粋）：

パワーMOSFETであって、第1の導電型の半導体基板と、前記基板の上層をなし、全般に前記第1の導電型と反対の第2の導電型からなり、内部にトレンチが形成されるエピタキシャル層と、前記トレンチ内に配置され、前記トレンチの底面及び側壁に沿って延在する絶縁層により前記エピタキシャル層から電気的に隔離されるゲートとを有し、前記エピタキシャル層が、前記第1の導電型からなり、前記エピタキシャル層の上側表面及び前記トレンチの前記側壁に隣接して配置されるソース領域と、前記第2の導電型のボディ部と、前記基板と前記トレンチの前記底部との間に延在する前記第1の導電型のドレイン領域とを有し、前記ドレイン領域と前記基板と前記トレンチの前記側壁との間に延在する前記ボディとの間に接合部が存在することを特徴とするパワーMOSFET。

IPC (2件)：

H01L 29/78 , H01L 21/336

FI (2件)：

H01L 29/78 653 A , H01L 29/78 658 A

引用特許：

審査官引用 (5件)

特開平3-004560
特開平3-101167
特開平4-212469

全件表示

前のページに戻る