特許

J-GLOBAL ID：200903022288373905

半導体装置

発明者： 長谷川 守仁
出願人/特許権者： 富士通株式会社
代理人 (2件)： 恩田 博宣 ,  恩田 誠
公報種別：公開公報
出願番号（国際出願番号）：特願2002-238138
公開番号（公開出願番号）：特開2004-080404
出願日： 2002年08月19日
公開日（公表日）： 2004年03月11日
要約：

【課題】ΣΔ変調器から出力されるBit Streamの規則性を回避して、スプリアスノイズの発生を抑制しながら、PLL回路の出力信号周波数のずれを抑制し得る半導体装置を提供する。【解決手段】比較分周器4の分数分周比の分子値に1未満の値を加算若しくは減算する制御回路10を設けた。【選択図】 図1

請求項（抜粋）：

PLL回路を構成する比較分周器の分数分周比を設定するΣΔ変調器を備えた半導体装置であって、 前記比較分周器の分数分周比の分子値に1未満の値を加算若しくは減算する制御回路を設けたことを特徴とする半導体装置。

IPC (2件)：

H03L7/183 ,  H03L7/08

FI (2件)：

H03L7/18 B ,  H03L7/08 N

Fターム (18件)：

5J106AA04 ,  5J106BB10 ,  5J106CC01 ,  5J106CC24 ,  5J106CC38 ,  5J106CC41 ,  5J106DD32 ,  5J106DD42 ,  5J106DD43 ,  5J106GG09 ,  5J106HH10 ,  5J106JJ05 ,  5J106KK26 ,  5J106PP03 ,  5J106QQ08 ,  5J106RR12 ,  5J106RR18 ,  5J106SS04

引用特許：

審査官引用 (2件)

• 周波数合成におけるスプリアス低減装置および方法
  公報種別：公開公報   出願番号：特願平5-340739   出願人：ヒューレット・パッカード・カンパニー
• シグマ-デルタ変調器
  公報種別：公開公報   出願番号：特願平4-151183   出願人：アメリカンテレフォンアンドテレグラフカムパニー