不輝発性半導体記憶装置

発明者：
出願人/特許権者：
代理人 (1件)：煤孫耕郎
公報種別：公開公報
出願番号（国際出願番号）：特願平7-079611
公開番号（公開出願番号）：特開平8-249895
出願日： 1995年03月10日
公開日（公表日）： 1996年09月27日
要約：

【要約】【目的】消去の遅いメモリセル(不良セル)以外のメモリセルに対し、適切な消去動作を行い、過消去を防止することである。【構成】メモリセルアレイ(7)の消去動作で消去←→消去ベリファイを繰り返す際に、不良カウント回路(10)を動作させることにより、消去未了の(消去の遅いセル)数が、所定の数より少ないと判断した時、消去動作を終了する事により、消去の遅い数bitのセルを除く大多数のセルに対し適切な消去動作が実現可能であり、過消去の防止が実現される。

請求項（抜粋）：

マトリクス状に配置された複数のメモリセルを有し、前記複数のメモリセルに対し、消去前に書き込みを行う第1の機能の回路と、前記複数のメモリセルを一括して消去する第2の機能の回路と、前記複数のメモリセルが消去されたか否かを判定する第3の機能の回路と、前記第3の機能の回路に前記複数のメモリセル中の各メモリセルをアクセスするための内部アドレス情報を発生する回路とを有し、前記第1の機能の実行後、前記第2の機能と第3の機能を交互に繰り返し実行することにより、前記複数のメモリセルの消去を行う不輝発性半導体記憶装置において、前記第3の機能の回路が各メモリセル毎(各アドレス毎)の消去判定において出力する第1の消去判定信号を入力とする未消去セルカウント回路を有し、前記未消去セルカウント回路が前記複数のメモリセル全体としての消去が完了したか否かを示す第2の消去判定信号を出力し、前記第2の消去判定信号を入力とし、前記第2の消去判定信号が消去が完了していないことを示した場合、前記第3の機能を停止させ、前記第2の機能を実行させるための制御信号を発生する制御回路を具備することを特徴とする不輝発性半導体記憶装置。

IPC (2件)：

G11C 16/06 , G11C 29/00 303

FI (3件)：

G11C 17/00 530 B , G11C 29/00 303 G , G11C 17/00 309 F

引用特許：

審査官引用 (3件)

特開平4-082094
半導体メモリチップ
公報種別：公開公報出願番号：特願平4-274738 出願人：株式会社東芝
特開平2-308500

前のページに戻る