特許

J-GLOBAL ID：200903022384271110

半導体装置及びその製造方法

発明者： 高橋 健司 ,  中吉 英夫 ,  田久 真也 ,  田窪 知章
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-226502
公開番号（公開出願番号）：特開2001-053218
出願日： 1999年08月10日
公開日（公表日）： 2001年02月23日
要約：

【要約】【課題】複数の半導体チップを積み重ねて実装するための電極のサイズ小さくできると共に、電極間のピッチを狭くでき、多数の信号入出力が要求される場合にも充分に対応できる半導体装置を提供することを目的としている。【解決手段】半導体基板11に形成された貫通孔12内に、この半導体基板の裏面側に突出された絶縁膜13を形成するとともに、この貫通孔内に半導体基板の裏面側で且つ前記絶縁膜よりも突出された突起部14Aを有する電極14を埋め込み形成したことを特徴としている。半導体基板の裏面側に突出した導電性電極材料をバンプの一部として利用することができるので、電極のサイズ小さくできると共に、電極間のピッチを狭くでき、多数の信号入出力が要求される場合にも対応できる。

請求項（抜粋）：

貫通孔を有する半導体基板と、前記貫通孔内の前記半導体基板に形成され、前記半導体基板の裏面側に突出された絶縁膜と、前記貫通孔内に埋め込み形成され、前記半導体基板の裏面側で且つ前記絶縁膜よりも突出された突起部を有する電極とを具備することを特徴とする半導体装置。

IPC (4件)：

H01L 25/065 ,  H01L 25/07 ,  H01L 25/18 ,  H01L 21/60 311

FI (2件)：

H01L 25/08 B ,  H01L 21/60 311 Q

Fターム (5件)：

5F044KK01 ,  5F044LL01 ,  5F044QQ02 ,  5F044QQ04 ,  5F044RR03

引用特許：

審査官引用 (2件)

• マルチチップ半導体装置、ならびにマルチチップ半導体装置用チップおよびその形成方法
  公報種別：公開公報   出願番号：特願平9-305784   出願人：株式会社東芝
• マルチチップ・パッケージおよびその製造方法
  公報種別：公開公報   出願番号：特願平4-189061   出願人：インターナショナル・ビジネス・マシーンズ・コーポレイション