特許
J-GLOBAL ID:200903085675627836
マルチチップ半導体装置、ならびにマルチチップ半導体装置用チップおよびその形成方法
発明者:
,
,
出願人/特許権者:
代理人 (1件):
鈴江 武彦 (外6名)
公報種別:公開公報
出願番号(国際出願番号):特願平9-305784
公開番号(公開出願番号):特開平10-223833
出願日: 1997年11月07日
公開日(公表日): 1998年08月21日
要約:
【要約】【課題】装置の平面面積が小さく、構造が単純で、かつ厚さが薄いマルチチップ半導体装置を実現すること。【解決手段】素子が集積形成されたシリコン基板2を有するチップ11 ,12 ,13 が積層されたマルチチップ半導体装置において、各チップ11 ,12 ,13は、それぞれ、シリコン基板2を貫通する貫通孔内に金属プラグ4が形成された構造を有し、かつこの金属プラグ4を介してチップ間の電気的接続がとられている。
請求項(抜粋):
表面に素子が集積形成され半導体基板と、この半導体基板表面上に形成された層間絶縁膜とを有するチップを複数積層してなるマルチチップ半導体装置において、少なくとも1つのチップは、その半導体基板および層間絶縁膜を貫通する貫通孔内に、金属からなる接続プラグが形成された構造を有し、かつこの接続プラグを有する少なくとも1つのチップは、前記接続プラグを介して他のチップと電気的に接続されていることを特徴とするマルチチップ半導体装置。
IPC (3件):
H01L 25/065
, H01L 25/07
, H01L 25/18
引用特許:
審査官引用 (6件)
-
特開平1-098253
-
特開平4-053271
-
特開昭60-007149
-
特表平7-506936
-
半導体装置
公報種別:公開公報
出願番号:特願平3-219109
出願人:富士通株式会社
-
特開昭63-181373
全件表示
前のページに戻る