特許
J-GLOBAL ID:200903022425315900
メモリ装置
発明者:
,
,
出願人/特許権者:
代理人 (1件):
玉村 静世
公報種別:公開公報
出願番号(国際出願番号):特願2003-106360
公開番号(公開出願番号):特開2004-310650
出願日: 2003年04月10日
公開日(公表日): 2004年11月04日
要約:
【課題】書き換えが発生しないメモリ領域で累積的にディスターブによる影響を受けてデータ化けを生ずる虞を未然に防止する。【解決手段】メモリ装置は、消去及び書き込み可能な不揮発性メモリ(2)と、制御回路(5)とを有し、前記制御回路は所定のタイミングでメモリ領域の置き換え処理が可能とされる。前記置き換え処理は、相対的に書き換え回数の少ない第1のメモリ領域の記憶データを未使用の第2のメモリ領域に書き込み、書き込みされた第2のメモリ領域を前記第1のメモリ領域に代えて使用領域とする。上記より、書き換え回数の少ないメモリ領域を他のメモリ領域との置き換え対象にするから、書き換えが発生しないメモリ領域で累積的にディスターブによる影響を受けてデータ化けを生ずる虞は未然に防止される。【選択図】 図1
請求項(抜粋):
消去及び書き込み可能な不揮発性メモリと、制御回路とを有し、
前記制御回路は所定のタイミングでメモリ領域の置き換え処理が可能とされ、
前記置き換え処理は、相対的に書き換え回数の少ない第1のメモリ領域の記憶データを未使用の第2のメモリ領域に書き込み、書き込みされた第2のメモリ領域を前記第1のメモリ領域に代えて使用領域とすることを特徴とするメモリ装置。
IPC (5件):
G06F12/02
, G06F12/00
, G06F12/16
, G06K19/07
, G11C16/02
FI (6件):
G06F12/02 510A
, G06F12/00 597U
, G06F12/16 310A
, G11C17/00 601C
, G11C17/00 601E
, G06K19/00 N
Fターム (13件):
5B018GA04
, 5B018HA23
, 5B018NA06
, 5B025AD04
, 5B025AE01
, 5B025AE08
, 5B025AF01
, 5B035BB09
, 5B035CA11
, 5B035CA29
, 5B060AA02
, 5B060AA06
, 5B060AA14
引用特許: