特許

J-GLOBAL ID：200903022527037564

半導体メモリ装置

発明者： 柴田 信太郎
出願人/特許権者： 日本電信電話株式会社
代理人 (1件)： 山川 政樹
公報種別：公開公報
出願番号（国際出願番号）：特願平6-068930
公開番号（公開出願番号）：特開平7-254284
出願日： 1994年03月15日
公開日（公表日）： 1995年10月03日
要約：

【要約】【目的】 書き込み/読み出し時には高速動作できるとともに、非活性状態における消費電力を低減できる半導体メモリ装置を提供することを目的としている。【構成】 電源電圧VCCは、電源線3によりメモリセルアレイ1に供給されているとともに、スイッチSW31を介して低しきい値電圧のMOSトランジスタから構成される周辺回路2内の疑似電源線31に供給されている。スイッチSW31は、半導体メモリ装置が活性状態にある場合には、導通状態に制御されて電源電圧VCCを周辺回路2に供給し、非活性状態にある場合には、非導通状態に制御されて周辺回路2に対する電源供給を遮断する。

請求項（抜粋）：

高しきい値電圧を有するMOSトランジスタからなる複数のメモリセルが縦横に配置されたメモリセルアレイと、低しきい値電圧を有するMOSトランジスタから構成され、外部からのアドレス信号に基づき前記メモリセルアレイ内の所定のメモリセルを選択するとともに、このメモリセルに対してデータの書き込みまたは読み出しを行う周辺回路と、装置の活性状態に応じて前記周辺回路に電源を供給し、非活性状態に応じて電源供給を遮断するスイッチ手段とを備えることを特徴とする半導体メモリ装置。

IPC (4件)：

G11C 11/413 ,  H01L 21/8244 ,  H01L 27/11 ,  H01L 29/78

FI (3件)：

G11C 11/34 335 A ,  H01L 27/10 381 ,  H01L 29/78 301 H

引用特許：

審査官引用 (3件)

• 特開昭54-137246
  
• 特開平3-083289
  
• 論理回路
  公報種別：公開公報   出願番号：特願平4-337898   出願人：日本電信電話株式会社