特許
J-GLOBAL ID：200903022648794761

電圧レギュレータ回路

発明者：
松田 昭憲

松田 昭憲 について

, 
小林 秀典

小林 秀典 について


出願人/特許権者：
富士電機株式会社

富士電機株式会社 について


代理人 (1件)： 服部 毅巖
公報種別：公開公報
出願番号（国際出願番号）：特願平11-342749
公開番号（公開出願番号）：特開2001-159922
出願日： 1999年12月02日
公開日（公表日）： 2001年06月12日
要約：
【要約】【課題】 高い周波数領域まで大きな電源電圧変動除去比特性が得られ、低い等価直列抵抗で容量の小さな出力コンデンサを用いても安定した動作を実現できるようにすることを目的とする。【解決手段】 第1のMOS型半導体素子13への帰還回路を第1の演算増幅器15および第2の演算増幅器16の2段構成にして、増幅率を大きくすることで電源電圧変動除去比を改善した。第1および第2の演算増幅器15,16の各増幅率は大きくする必要がないため、消費電力を低減させることができる。第2の演算増幅器16の帰還回路として、第3の演算増幅器17を設けて、第2の演算増幅器16による開ループゲインの増大を抑制し、回路動作の安定性を高めるようにした。
請求項（抜粋）：
ソース電極およびドレイン電極のいずれか一方が電源に接続され、他方が負荷に接続された第1のMOS型半導体素子と、前記負荷に接続されたソース電極またはドレイン電極と接地電位との間に接続され前記負荷の電圧を検出する負荷電圧検出手段と、前記負荷電圧検出手段に並列に接続されたコンデンサと、基準となる基準電圧信号を発生する基準電圧発生手段と、前記負荷電圧検出手段からの信号と前記基準電圧信号との差異を検出する誤差検出手段とを具備し、前記誤差検出手段からの信号に応じて前記第1のMOS型半導体素子のゲート電極を制御して、前記第1のMOS型半導体素子の負荷が接続された側の電極の電圧を一定に保持する電圧レギュレータにおいて、前記基準電圧信号と前記負荷電圧検出手段からの信号との差異を検出する第1の演算増幅器と、前記第1の演算増幅器の出力を1つの入力としかつ前記第1のMOS型半導体素子のゲート電極に出力が接続された第2の演算増幅器と、前記第2の演算増幅器の出力信号と前記第1のMOS型半導体素子の電源に接続された側のソース電極またはドレイン電極の電圧信号とを入力するように接続されかつ出力が前記第2の演算増幅器の別の入力に接続された第3の演算増幅器と、を備えていることを特徴とする電圧レギュレータ回路。
IPC (2件)：
G05F 1/56 310 ,  G05F 1/56
FI (3件)：
G05F 1/56 310 E ,  G05F 1/56 310 D ,  G05F 1/56 310 L
Fターム (10件)：
5H430BB01 ,  5H430BB05 ,  5H430BB09 ,  5H430BB11 ,  5H430EE06 ,  5H430FF04 ,  5H430FF05 ,  5H430FF13 ,  5H430GG08 ,  5H430HH03
引用特許：
審査官引用 (3件)
  • 定電圧回路
    公報種別：公開公報   出願番号：特願平9-016782   出願人：日本電気アイシーマイコンシステム株式会社
  • 特開平4-240905
  • 特開平1-259608

前のページに戻る

TOP

BOTTOM