特許

J-GLOBAL ID：200903022733640293

半導体集積回路

発明者： 林 恵美 ,  島川 一彦 ,  中井 信行
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 森本 義弘
公報種別：公開公報
出願番号（国際出願番号）：特願平10-338291
公開番号（公開出願番号）：特開2000-164813
出願日： 1998年11月30日
公開日（公表日）： 2000年06月16日
要約：

【要約】【課題】 DRAMの面積と消費電力とを本半導体集積回路の電源仕様に応じて必要最小限に最適化しDRAMのインターフェースの自由度を増大させた半導体集積回路を提供する。【解決手段】 メモリセル101とワードドライバ102とロウデコーダ103とセンスアンプ104とコラムデコーダ105とアドレスバッファ107と入出力バッファ110と制御回路106とメモリセル101へのVDD2用の電源ピン109とを設けたDRAMモジュール100と、ウエハ上のレイアウトパターンの1辺およびその辺上の端子位置をDRAMモジュール100のその1辺と同じ長さで同じ端子位置とした昇圧回路モジュール120と、ウエハ上のレイアウトパターンの1辺およびその辺上の端子位置をDRAMモジュール100のその1辺と同じ長さかつ同じ端子位置としたレベルシフタ回路モジュール140とを個別のモジュールとして備えたものである。

請求項（抜粋）：

メモリセルとワードドライバとロウデコーダとセンスアンプとコラムデコーダとアドレスバッファと入出力バッファと制御回路と前記メモリセルへの書き込み電源用入力端子とを設けたダイナミックランダムアクセスメモリと、ウエハ上のレイアウトパターンの1辺およびその辺上の端子位置を前記ダイナミックランダムアクセスメモリのその1辺と同じ長さで同じ端子位置とした昇圧回路部と、ウエハ上のレイアウトパターンの1辺およびその辺上の端子位置を前記ダイナミックランダムアクセスメモリのその1辺と同じ長さかつ同じ端子位置としたレベルシフタ回路部とを個別のモジュールとして備えた半導体集積回路。

IPC (6件)：

H01L 27/04 ,  H01L 21/822 ,  G11C 11/41 ,  G11C 11/413 ,  G11C 11/407 ,  G11C 11/401

FI (6件)：

H01L 27/04 U ,  G11C 11/34 A ,  G11C 11/34 335 A ,  G11C 11/34 345 ,  G11C 11/34 354 F ,  G11C 11/34 371 K

Fターム (18件)：

5B015JJ03 ,  5B015KB63 ,  5B015KB91 ,  5B015KB93 ,  5B015PP02 ,  5B015PP07 ,  5B024AA01 ,  5B024BA27 ,  5B024BA29 ,  5B024CA21 ,  5F038BE07 ,  5F038BE09 ,  5F038BG03 ,  5F038BG06 ,  5F038BG10 ,  5F038DF08 ,  5F038DF11 ,  5F038EZ07

引用特許：

審査官引用 (3件)

• 特開平3-228368
  
• 半導体集積回路
  公報種別：公開公報   出願番号：特願平4-177844   出願人：日本電気アイシーマイコンシステム株式会社
• 特開平3-228368