特許
J-GLOBAL ID:200903022819431875
半導体装置およびその製造方法
発明者:
出願人/特許権者:
代理人 (3件):
井上 一
, 布施 行夫
, 大渕 美千栄
公報種別:公開公報
出願番号(国際出願番号):特願2004-046458
公開番号(公開出願番号):特開2005-236202
出願日: 2004年02月23日
公開日(公表日): 2005年09月02日
要約:
【課題】 絶縁層上の島状半導体層に形成された電界効果型トランジスタを含み、リーク電流の低減が図られた半導体装置およびその製造方法を提供する。【解決手段】 本発明の半導体装置は、絶縁層12と、 前記絶縁層の上方に設けられた島状半導体層14と、 前記島状半導体層14の上面に設けられたゲート絶縁層20と、 前記島状半導体層14の側面に設けれられた側壁絶縁層30と、 前記島状半導体層14に形成されたソース領域またはドレイン領域24と、 前記ゲート絶縁層20および前記側壁絶縁層30の上方に設けられたゲート電極22と、を含み、 前記ゲート絶縁層20は、前記側壁絶縁層30と比して比誘電率が大きい層である。【選択図】 図2
請求項(抜粋):
絶縁層と、
前記絶縁層の上方に設けられた島状半導体層と、
前記島状半導体層の上面に設けられたゲート絶縁層と、
前記島状半導体層の側面に設けられた側壁絶縁層と、
前記島状半導体層に形成されたソース領域またはドレイン領域と、
前記ゲート絶縁層および前記側壁絶縁層の上方に設けられたゲート電極と、を含み、
前記ゲート絶縁層は、前記側壁絶縁層と比して比誘電率が大きい層である、半導体装置。
IPC (1件):
FI (3件):
H01L29/78 621
, H01L29/78 617T
, H01L29/78 618B
Fターム (17件):
5F110AA06
, 5F110CC02
, 5F110DD02
, 5F110DD05
, 5F110DD13
, 5F110EE31
, 5F110FF01
, 5F110FF29
, 5F110GG01
, 5F110GG02
, 5F110GG12
, 5F110GG13
, 5F110GG15
, 5F110HM15
, 5F110NN62
, 5F110NN65
, 5F110QQ11
引用特許:
前のページに戻る