特許

J-GLOBAL ID：200903022856558575

半導体装置の製造方法

発明者： 神垣 哲也 ,  伊藤 永二 ,  橋本 耕治 ,  木下 英之
出願人/特許権者： 株式会社東芝
代理人 (8件)： 鈴江 武彦 ,  河野 哲 ,  中村 誠 ,  蔵田 昌俊 ,  峰 隆司 ,  福原 淑弘 ,  村松 貞男 ,  橋本 良郎
公報種別：公開公報
出願番号（国際出願番号）：特願2005-119864
公開番号（公開出願番号）：特開2006-303022
出願日： 2005年04月18日
公開日（公表日）： 2006年11月02日
要約：

【課題】 的確かつ効果的にパターンを形成することが可能な半導体装置の製造方法を提供する。【解決手段】 下地領域(13,15,16)上に第1のマスクパターン(21a,21b)を形成する工程と、下地領域上に、第1のピッチで配置された複数のダミーラインパターン(21c)を形成する工程と、ダミーラインパターンの両長側面に形成された所定マスク部分を有する第2のマスクパターン(25c)を形成する工程と、ダミーラインパターンを除去する工程と、第1のマスクパターン及び所定マスク部分をマスクとして用いて下地領域をエッチングする工程と、を備える。【選択図】 図10

請求項（抜粋）：

下地領域上に第1のマスクパターンを形成する工程と、 前記下地領域上に、第1のピッチで配置された複数のダミーラインパターンを形成する工程と、 前記ダミーラインパターンの両長側面に形成された所定マスク部分を有する第2のマスクパターンを形成する工程と、 前記ダミーラインパターンを除去する工程と、 前記第1のマスクパターン及び前記所定マスク部分をマスクとして用いて前記下地領域をエッチングする工程と、 を備えたことを特徴とする半導体装置の製造方法。

IPC (6件)：

H01L 21/321 ,  H01L 27/10 ,  H01L 21/824 ,  H01L 27/115 ,  H01L 29/792 ,  H01L 29/788

FI (4件)：

H01L21/88 C ,  H01L27/10 481 ,  H01L27/10 434 ,  H01L29/78 371

Fターム (34件)：

5F033MM05 ,  5F033MM15 ,  5F033QQ01 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ13 ,  5F033QQ19 ,  5F033QQ28 ,  5F033VV06 ,  5F033VV16 ,  5F033XX03 ,  5F083EP02 ,  5F083EP23 ,  5F083EP33 ,  5F083EP34 ,  5F083EP76 ,  5F083ER22 ,  5F083GA09 ,  5F083PR06 ,  5F083PR07 ,  5F083PR10 ,  5F083PR43 ,  5F083PR44 ,  5F083PR53 ,  5F083PR54 ,  5F101BA01 ,  5F101BB05 ,  5F101BD22 ,  5F101BD34 ,  5F101BE07 ,  5F101BH13 ,  5F101BH21 ,  5F101BH30

引用特許：

出願人引用 (1件)

• 米国特許第6063688号明細書
  

審査官引用 (1件)

• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願2001-074041   出願人：株式会社東芝