特許

J-GLOBAL ID：200903022995831111

バースト信号受信装置

発明者： 坪島 正浩
出願人/特許権者： 日本電気エンジニアリング株式会社
代理人 (1件)： 福山 正博
公報種別：公開公報
出願番号（国際出願番号）：特願平11-179337
公開番号（公開出願番号）：特開2001-007868
出願日： 1999年06月25日
公開日（公表日）： 2001年01月12日
要約：

【要約】 (修正有)【課題】バーストデータ再生方式において、受信データの0/1判定のためのATCしきい値電圧の立ち上げのため、並びに、クロックによる識別再生のための装置内クロックの最適位相への引き込みのために、バーストの先頭にトレーニングビットが付加されており、このトレーニングビットは主情報として扱えないために、限られた伝送帯域の間か中で実際に伝送できる有効データの容量が圧迫されるという課題を解決し、伝送効率の向上を可能にする。【解決手段】デジタルバースト信号aを受信するたびに、該当子局毎にそのATCのしきい値電圧cと、クロックによる識別再生に必要なクロック位相情報p1とを記憶回路に保存し、次に該当子局からのデジタルバースト信号aの受信がある直前に、記憶回路8に保存されていた該当子局のしきい電圧と、クロック位相情報を読出し、それぞれをATC回路のしきい値電圧cとして、また、クロック生成回路3のクロック位相としてプリセットする。

請求項（抜粋）：

受信レベルの異なる複数のバースト信号を受信し、しきい値を出力するATC回路からのしきい値電圧と比較して前記バースト信号の0/1レベル判定を行う識別回路を有するバースト信号受信装置において、前記複数のバースト信号の受信レベルに基づき適正しきい値電圧を格納する記憶回路を設け、次に対応するバースト信号を受信する際に前記記憶回路に格納されたしきい値電圧を読出して前記ATC回路のしきい値電圧としてプリセットすることを特徴とするバースト信号受信装置。

IPC (9件)：

H04L 25/03 ,  H04J 14/08 ,  H04B 10/28 ,  H04B 10/26 ,  H04B 10/14 ,  H04B 10/04 ,  H04B 10/06 ,  H04J 3/00 ,  H04L 7/02

FI (5件)：

H04L 25/03 E ,  H04J 3/00 H ,  H04B 9/00 D ,  H04B 9/00 Y ,  H04L 7/02 Z

Fターム (23件)：

5K002AA03 ,  5K002DA03 ,  5K002DA05 ,  5K028AA11 ,  5K028BB08 ,  5K028DD01 ,  5K028DD02 ,  5K028DD07 ,  5K028HH03 ,  5K028NN31 ,  5K028NN42 ,  5K028SS24 ,  5K029AA11 ,  5K029CC04 ,  5K029EE05 ,  5K029HH08 ,  5K029HH26 ,  5K029LL14 ,  5K047BB02 ,  5K047JJ02 ,  5K047JJ06 ,  5K047KK16 ,  5K047MM24

引用特許：

審査官引用 (3件)

• 特開昭57-121354
  
• 時分割多重信号受信回路
  公報種別：公開公報   出願番号：特願平4-134366   出願人：国際電気株式会社
• 特開平4-035330