特許

J-GLOBAL ID：200903023096425924

半導体装置の製造方法

発明者： 小川 有人
出願人/特許権者： 株式会社日立国際電気
代理人 (3件)： 油井 透 ,  阿仁屋 節雄 ,  清野 仁
公報種別：公開公報
出願番号（国際出願番号）：特願2003-419290
公開番号（公開出願番号）：特開2005-183514
出願日： 2003年12月17日
公開日（公表日）： 2005年07月07日
要約：

【課題】 選択エピタキシャル成長の選択性の低下を防止しつつ、スループットを向上する。【解決手段】 表面の一部に絶縁層13を有すると共にシリコン層11が露出したウェハ200を処理室内に搬入する(ステップ101)。処理室内にジシランガスを供給する(ステップ103)。ジシランガス供給後、処理室内に塩素系ガスを供給する(ステップ104)。塩素ガス供給後、処理室内に水素ガスを供給する(ステップ105)。ステップ103とステップ104とステップ105とを順に複数回繰り返して露出したシリコン層11にシリコンエピタキシャル膜12を成長させる。ステップ105での処理室内の圧力を、ステップ103またはステップ104での処理室内圧力よりも大きくする。【選択図】 図1

請求項（抜粋）：

表面の一部に絶縁層を有すると共にシリコン層が露出した基板を処理室内に搬入する第1ステップと、 前記処理室内にシラン系ガスを含む原料ガスを供給する第2ステップと、 前記処理室内に塩素系ガスもしくはフッ素系ガスを供給する第3ステップと、 前記処理室内に水素系ガスを供給する第4ステップと、 前記第2ステップと前記第3ステップと前記第4ステップとを順に複数回繰り返して前記露出したシリコン層上に膜を成長させる第5ステップとを有し、 前記第4ステップでの処理室内の圧力を、前記第2ステップまたは前記第3ステップでの処理室内圧力よりも大きくすることを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L21/205 ,  C23C16/04 ,  C23C16/24 ,  C23C16/455

FI (4件)：

H01L21/205 ,  C23C16/04 ,  C23C16/24 ,  C23C16/455

Fターム (22件)：

4K030AA03 ,  4K030AA04 ,  4K030AA05 ,  4K030AA06 ,  4K030AA16 ,  4K030AA17 ,  4K030BA29 ,  4K030BB02 ,  4K030HA02 ,  4K030JA10 ,  4K030LA15 ,  5F045AA03 ,  5F045AB02 ,  5F045AB05 ,  5F045AC01 ,  5F045AD09 ,  5F045AD10 ,  5F045AF03 ,  5F045DB02 ,  5F045HA06 ,  5F045HA16 ,  5F045HA22

引用特許：

出願人引用 (2件)

• 特開平04-139819号公報
  
• 半導体素子の選択エピタキシャル成長法
  公報種別：公開公報   出願番号：特願2001-401576   出願人：株式会社ハイニックスセミコンダクター