特許
J-GLOBAL ID：200903023106263952

半導体装置

発明者：
川野 連也

川野 連也 について


出願人/特許権者：
NECエレクトロニクス株式会社

NECエレクトロニクス株式会社 について


代理人 (1件)： 速水 進治
公報種別：公開公報
出願番号（国際出願番号）：特願2004-193177
公開番号（公開出願番号）：特開2006-019352
出願日： 2004年06月30日
公開日（公表日）： 2006年01月19日
要約：
【課題】 高速動作が可能な半導体装置を提供する。【解決手段】 半導体装置1は、半導体チップ10を備えている。この半導体チップ10は、半導体基板12と、半導体基板12上の層間絶縁膜14とを有して構成されている。この半導体基板12には、貫通電極22(第1の貫通電極)および貫通電極24(第2の貫通電極)がそれぞれ複数ずつ形成されている。半導体チップ10の上面S1(第1面)上には、接続端子32(第1の接続端子)および接続端子34(第2の接続端子)が設けられている。接続端子32,34は、それぞれ貫通電極22,24と接続されている。ここで、接続端子32は、平面視で貫通電極22に重なる位置に配置されている。一方、接続端子34は、平面視で貫通電極24に重ならない位置に配置されている。【選択図】 図1
請求項（抜粋）：
第1および第2の貫通電極が設けられた半導体チップを備える半導体装置であって、 前記第1の貫通電極に接続され、前記半導体チップの第1面上に設けられた第1の接続端子と、 前記第2の貫通電極に接続され、前記第1面上に設けられた第2の接続端子と、を備え、 前記第1の接続端子は、平面視で前記第1の貫通電極と重なる位置に設けられており、 前記第2の接続端子は、平面視で前記第2の貫通電極と重ならない位置に設けられていることを特徴とする半導体装置。
IPC (3件)：
H01L 23/52 ,  H01L 21/320 ,  H01L 23/12
FI (3件)：
H01L21/88 J ,  H01L23/12 301Z ,  H01L21/88 T
Fターム (2件)：
5F033MM30 ,  5F033VV07
引用特許：
出願人引用 (1件)
  • 特許3016910号公報
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM