特許

J-GLOBAL ID：200903067464198540

半導体素子および半導体システム

発明者： 川本 洋
出願人/特許権者： 独立行政法人科学技術振興機構
代理人 (1件)： 平井 安雄
公報種別：公開公報
出願番号（国際出願番号）：特願2004-116925
公開番号（公開出願番号）：特開2007-250561
出願日： 2004年04月12日
公開日（公表日）： 2007年09月27日
要約：

【課題】同一構造でありながら、それぞれの半導体素子間で異なった配線形成を実現でき、複数の同一構造の半導体素子を積層した半導体システムを、より現実的な構造で実現する。【解決手段】一の貫通電極14と接続する多層金属配線層の金属配線と接続するパッド21を、他の貫通電極の裏面取り出しパッド直上に形成する。この半導体素子1を積層することで積層半導体システムを実現する。下の半導体素子1の表面取り出しパッド21と上の半導体素子1の裏面取り出しパッド20とを接続電極15を介して接合し、下の半導体素子1の貫通電極14とこの貫通電極14の直上部分にない上の半導体素子1の貫通電極14とを導通状態とし、積層する度毎に段階的に半導体素子1の水平面方向に配線を延線する。複数の同一構造の半導体素子1を積層し、最下層の半導体素子1のバンプを外部入出力部として、各半導体素子に対して独立した信号のやり取りを行う。【選択図】図1

請求項（抜粋）：

半導体基板の表面から裏面までを貫通した貫通電極が複数形成され、当該貫通電極が半導体基板表面より上層の多層金属配線層に到達せずに形成されている半導体素子であって、 一の貫通電極と接続する前記多層金属配線層の金属配線と接続するパッドが、他の貫通電極の裏面取り出しパッド直上に形成されていることを 特徴とする半導体素子。

IPC (8件)：

H01L 21/320 ,  H01L 23/52 ,  H01L 23/12 ,  H01L 21/822 ,  H01L 27/04 ,  H01L 25/18 ,  H01L 25/07 ,  H01L 25/065

FI (5件)：

H01L21/88 J ,  H01L23/12 501P ,  H01L27/04 A ,  H01L27/04 U ,  H01L25/08 Z

Fターム (31件)：

5F033HH08 ,  5F033HH11 ,  5F033JJ01 ,  5F033JJ04 ,  5F033JJ08 ,  5F033JJ11 ,  5F033JJ19 ,  5F033KK08 ,  5F033KK11 ,  5F033MM30 ,  5F033PP06 ,  5F033PP15 ,  5F033PP19 ,  5F033PP27 ,  5F033QQ58 ,  5F033QQ65 ,  5F033QQ73 ,  5F033QQ80 ,  5F033QQ89 ,  5F033RR04 ,  5F033SS11 ,  5F033SS25 ,  5F033TT07 ,  5F033UU05 ,  5F033VV07 ,  5F033VV16 ,  5F033XX34 ,  5F038CA16 ,  5F038DF02 ,  5F038EZ15 ,  5F038EZ20

引用特許：

出願人引用 (1件)

• 3次元積層半導体装置
  公報種別：公開公報   出願番号：特願2000-231214   出願人：シャープ株式会社