特許
J-GLOBAL ID：200903023364587827
デジタル-アナログ変換器
発明者：
出願人/特許権者：
代理人 (1件)：
雨貝 正彦
公報種別：公開公報
出願番号（国際出願番号）：特願平11-376793
公開番号（公開出願番号）：特開2001-177415
出願日： 1999年12月18日
公開日（公表日）： 2001年06月29日
要約：
【要約】【課題】 部品の動作速度を上げることなく歪みの少ない出力波形を得ることができるデジタル-アナログ変換器を提供すること。【解決手段】 D/A変換器は、乗算部1、4つのデータ保持部2-1〜2-4、4つのデータセレクタ3-1〜3-4、加算部4、D/A変換器5、2つの積分回路6-1、6-2を含んで構成されている。入力データに対して乗算部1によって4つの乗数が乗算され、この4つの乗算結果が1組となって各データ保持部に保持される。データセレクタは、対応するデータ保持部に保持された4つのデータを所定の順番に読み出して階段関数のデータを生成する。加算部は、それぞれのデータセレクタから出力される4つの階段関数の値を加算する。さらに、この加算値に対応した階段状のアナログ電圧をD/A変換器5によって発生した後、2つの積分回路6-1、6-2によって2回の積分処理を行う。
請求項（抜粋）：
所定間隔で入力される複数のデジタルデータのそれぞれに対して、複数の乗数を用いた複数の乗算処理を行う乗算手段と、前記乗算手段によって得られた複数の乗算結果を用いて、前記複数のデジタルデータのそれぞれに対応する階段関数を、前記複数のデジタルデータのそれぞれの入力タイミングに同期させて発生する複数の階段関数発生手段と、前記複数の階段関数発生手段によって発生した前記階段関数の値を加算する加算手段と、前記加算手段によって得られたデジタルデータに対応する階段状のアナログ電圧を生成する階段電圧波形発生手段と、前記階段電圧波形発生手段によって生成されたアナログ電圧に対して、複数回のアナログ積分を行う積分処理手段と、を備えることを特徴とするデジタル-アナログ変換器。
IPC (2件)：
FI (2件)：
Fターム (17件)：
5J022AB01
, 5J022BA04
, 5J022BA05
, 5J022CA08
, 5J022CA10
, 5J022CB06
, 5J022CC03
, 5J022CD06
, 5J022CE03
, 5J022CE08
, 5J022CF03
, 5J064AA02
, 5J064BB04
, 5J064BC07
, 5J064BC08
, 5J064BC10
, 5J064BD03
出願人引用 (3件)
-
デジタル-アナログ変換器
公報種別：公開公報
出願番号：特願平10-218532
出願人：新潟精密株式会社, 株式会社フルーエンシー研究所
-
データ補間方式
公報種別：公開公報
出願番号：特願平10-186834
出願人：新潟精密株式会社, 株式会社フルーエンシー研究所
-
デジタル-アナログ変換器
公報種別：公開公報
出願番号：特願平10-186835
出願人：新潟精密株式会社, 株式会社フルーエンシー研究所
審査官引用 (3件)
-
デジタル-アナログ変換器
公報種別：公開公報
出願番号：特願平10-218532
出願人：新潟精密株式会社, 株式会社フルーエンシー研究所
-
データ補間方式
公報種別：公開公報
出願番号：特願平10-186834
出願人：新潟精密株式会社, 株式会社フルーエンシー研究所
-
デジタル-アナログ変換器
公報種別：公開公報
出願番号：特願平10-186835
出願人：新潟精密株式会社, 株式会社フルーエンシー研究所
前のページに戻る
