特許

J-GLOBAL ID：200903023428432733

半導体装置およびその製造方法

発明者： 高橋 敦子 ,  幸山 裕亮
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平7-076758
公開番号（公開出願番号）：特開平8-274275
出願日： 1995年03月31日
公開日（公表日）： 1996年10月18日
要約：

【要約】【目的】この発明は、小さい占有面積で埋込配線層に電位を与えることのできる接続用素子を有した、半導体装置およびその製造方法を提供しようとするものである。【構成】P型シリコン基板1に形成されたトレンチ3、3Aと、トレンチ3の周囲に形成されたN型拡散層13と、トレンチ3Aの周囲に形成された、N型拡散層13に接するとともに基板1の表面に達するN型拡散層17と、トレンチ3、3Aの一部までを埋め込む蓄積電極5と、蓄積電極5とN型拡散層13、17との間に形成された誘電体膜9と、トレンチ3、3Aを埋め込む導電性のポリシリコン膜7と、ポリシリコン膜7と基板1およびN型拡散層17との間に形成された厚いシリコン酸化膜11と、ポリシリコン膜7にドレインを接続したメモリセルトランジスタと、N型拡散層17に接続されたプレート電位電源線37とを具備する。

請求項（抜粋）：

第1導電型の半導体基板に形成された、第1、第2のトレンチと、前記第1のトレンチの周囲に形成された、前記基板内に埋め込まれる第2導電型の第1の拡散層と、前記第2のトレンチの周囲に形成された、前記第1の拡散層に接するとともに、前記基板の表面に達する第2導電型の第2の拡散層と、前記第1、第2のトレンチの一部を埋め込む第1の導電物と、前記第1、第2のトレンチの、前記第1の導電物と前記第1、第2の拡散層との間に形成された誘電体膜と、前記第1の導電物に接して前記第1、第2のトレンチを埋め込む第2の導電物と、前記第1、第2のトレンチの、前記第2の導電物と前記基板、前記第2の拡散層との間に形成された、前記誘電体膜よりも厚い絶縁物と、前記基板に形成され、前記第1のトレンチの前記第2の導電物にソースおよびドレインの一方を接続したメモリセルトランジスタと、前記第2の拡散層に接続されたプレート電位電源線とを具備することを特徴とする半導体装置。

IPC (3件)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 21/318

FI (3件)：

H01L 27/10 625 A ,  H01L 21/318 C ,  H01L 27/10 681 E

引用特許：

審査官引用 (2件)

• 特開昭63-136559
  
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平3-245021   出願人：日本テキサス・インスツルメンツ株式会社