特許
J-GLOBAL ID：200903023453237023
キャッシュメモリ、メインメモリ、メモリサブシステム、情報処理装置
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-138293
公開番号（公開出願番号）：特開2000-330875
出願日： 1999年05月19日
公開日（公表日）： 2000年11月30日
要約：
【要約】【課題】 メモリに故障があると、メモリ故障個所検出時のメモリモジュール一組の縮退によるメモリ容量の減少により多大な性能劣化が起きる。【解決手段】 キャッシュメモリ11はキャッシュデータメモリ112、キャッシュキャッシュタグメモリ113、およびエラービット114から構成される。あるメモリモジュール31で故障が検出された場合、その故障のアドレス100をキャッシュタグメモリ113に保持し、エラービット114に”1”を設定する。故障のアドレス100がアクセスされると、キャッシュ制御部119はエラービット114が”1”に設定されていると、エラービット114が”1”に設定されているラインをリプレース禁止とし、また恒にキャッシュヒットとして扱い、キャッシュデータメモリ112をアクセスし書き込みまたは読み出しを行う。
請求項（抜粋）：
キャッシュメモリとメインメモリを有するメモリサブシステムにおいて、前記メインメモリに欠陥がある場合に、前記メインメモリの代わりに前記キャッシュメモリが応答し、前記キャッシュメモリを前記メインメモリの代替とすることを特徴とするメモリサブシステム。
IPC (3件)：
G06F 12/16 310
, G06F 12/08
, G06F 12/12
G06F 12/16 310 Q
, G06F 12/08 J
, G06F 12/12 D
5B005JJ01
, 5B005MM01
, 5B005QQ00
, 5B005VV13
, 5B005WW11
, 5B018GA06
, 5B018KA14
, 5B018MA01
, 5B018MA03
, 5B018QA20
