特許
J-GLOBAL ID：200903023691736720
半導体容量素子の形成方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-114637
公開番号（公開出願番号）：特開平9-298284
出願日： 1996年05月09日
公開日（公表日）： 1997年11月18日
要約：
【要約】【課題】下地の不純物濃度に影響されないでシリコン膜の表面に良好なHSGを形成し、このシリコン膜を容量下部電極とすることにより高い容量増加率を得る。【解決手段】半導体基板上に不純物を含んだ第1の非晶質シリコン層を堆積し、引き続き実質的に不純物を含まない第2の非晶質シリコン層を堆積しすることによりシリコン膜を形成し、熱処理を行うことによりこのシリコン膜の表面に凹凸の形状を形成する。
請求項（抜粋）：
選択的に絶縁膜を形成した半導体基板上に高濃度に不純物を含んだ第1の非晶質シリコン層を堆積し、引き続き不純物を含まないもしくは低濃度に不純物を含んだ第2の非晶質シリコン層を堆積することにより前記第1および第2の非晶質シリコン層により構成されたシリコン膜を形成する工程と、熱処理を行うことにより前記シリコン膜の表面に凹凸の形状を形成する工程を含むことを特徴とする半導体容量素子の製造方法。
IPC (4件)：
H01L 27/108
, H01L 21/8242
, H01L 27/04
, H01L 21/822
H01L 27/10 621 Z
, H01L 27/04 C
