BiCMOS内蔵受光半導体装置

発明者： ,
出願人/特許権者：
代理人 (1件)：長谷川芳樹 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-092381
公開番号（公開出願番号）：特開平10-284711
出願日： 1997年04月10日
公開日（公表日）： 1998年10月23日
要約：

【要約】【課題】シリコンアバランシェフォトダイオード(APD)の長波長感度および縦型NPNの特性を損わず、APDとBiCMOSを同一基板に集積した受光半導体装置を提供する。【解決手段】低抵抗P型基板1(アノード)と、この上に形成されたP型エピタキシャル層2、4(光吸収層)と、N型層12(カソード)から成るAPDが形成され、基板1内にN+埋込層3及びN型層5(コレクタ)と、このN型層5内に形成されたP型領域10(ベース)と、このP型領域10内に形成されたN型層12(エミッタ)とを持つ縦型NPNが形成され、P型層4内の上面表層にNMOSが形成され、N型層3、5内の上面表層にPMOSが形成された半導体装置において、P型エピタキシャル層2、4の厚さによりAPDの長波長感度を向上させ、P型エピタキシャル層4の厚さにより縦型NPNの特性を向上させる。

請求項（抜粋）：

P型半導体基板上のアバランシェフォトダイオード形成領域、MOS型Nチャネルトランジスタ形成領域、MOS型Pチャネルトランジスタ形成領域および縦型NPNトランジスタ形成領域に形成された第1のP型半導体層と、前記第1のP型半導体層内の上面表層の前記MOS型Pチャネルトランジスタ形成領域および前記縦型NPNトランジスタ形成領域に形成されたN型埋め込み層と、前記アバランシェフォトダイオード形成領域、前記MOS型Nチャネルトランジスタ形成領域、前記MOS型Pチャネルトランジスタ形成領域および前記縦型NPNトランジスタ形成領域であって、前記第1のP型半導体層および前記N型埋め込み層上に形成された第2のP型半導体層と、前記MOS型Pチャネルトランジスタ形成領域の前記N型埋め込み層上に接して、且つ前記第2のP型半導体層内の上面表層に形成された第1のN型半導体層と、前記縦型NPNトランジスタ形成領域の前記N型埋め込み層上に接して、且つ前記第2のP型半導体層内の上面表層に形成された第2のN型半導体層と、前記アバランシェフォトダイオード形成領域の前記第2のP型半導体層内の上面表層および前記縦型NPNトランジスタ形成領域の前記第2のN型半導体層内の上面表層に形成された第3のN型半導体層と、前記縦型NPNトランジスタ形成領域の前記第2のN型半導体層内の上面表層にあり、且つ前記第3のN型半導体層の側面および底面を囲んで形成された第3のP型半導体領域と、前記アバランシェフォトダイオード形成領域の前記第3のN型半導体層に接し、且つ前記第2のP型半導体層内の上面表層に形成された第4のN型半導体領域と、を備えて成り、前記縦型NPNトランジスタは、当該縦型NPNトランジスタ形成領域の前記N型埋め込み層および前記第2のN型半導体層をコレクタとし、前記第3のP型半導体領域をベースとし、前記第3のP型半導体領域内の前記第3のN型半導体層をエミッタとして構成され、前記アバランシェフォトダイオードは、当該アバランシェフォトダイオード形成領域の前記P型半導体基板をアノードとし、前記第1のP型半導体層および前記第2のP型半導体層を光吸収層とし、前記第3のN型半導体層をカソードとして構成されていることを特徴とするBiCMOS内蔵受光半導体装置。

IPC (4件)：

H01L 27/14 , H01L 21/8249 , H01L 27/06 , H01L 31/107

FI (3件)：

H01L 27/14 Z , H01L 27/06 321 B , H01L 31/10 B

引用特許：

審査官引用 (4件)

半導体装置
公報種別：公開公報出願番号：特願平4-023619 出願人：シャープ株式会社
特開昭63-215074
特開昭62-014478

全件表示

前のページに戻る