特許

J-GLOBAL ID：200903023813711155

半導体記憶装置

発明者： 江渡 聡 ,  松宮 正人 ,  山口 秀策 ,  中村 俊和 ,  加納 英樹 ,  北本 綾子 ,  東保 充洋
出願人/特許権者： 富士通株式会社
代理人 (1件)： 平戸 哲夫
公報種別：公開公報
出願番号（国際出願番号）：特願平8-003502
公開番号（公開出願番号）：特開平9-198898
出願日： 1996年01月12日
公開日（公表日）： 1997年07月31日
要約：

【要約】【課題】 異なるアドレスを有し、複数ビットの並列データの入出力が行われる複数のメモリセル領域を配列すると共に、リラックスト・センスアンプ方式を採用する半導体記憶装置(例えば、DRAM)に関し、複雑なプログラムを作成しなくとも、メモリセル間の干渉試験を容易に行うことができ、しかも、メモリブロック及びセンスアンプ列が配列されたコア部の回路レイアウトに負担をかけることがなく、かつ、チップ面積の増大を招くこともないようにする。【解決手段】センスバッファ・ライトアンプ列61と、データ入出力回路70との間に、データ伝送路切換回路200を設ける。

請求項（抜粋）：

異なるアドレスを有し、複数ビットの並列データの入出力が行われる複数のメモリセル領域を配列したメモリセル領域列と、前記複数ビットの並列データの伝送を行う複数の第1のデータ伝送線路と、前記複数ビットの並列データが入出力される複数のデータ入出力端子とを有する半導体記憶装置において、前記複数の第1のデータ伝送線路と、前記複数のデータ入出力端子との間に、データ伝送路の一部を切り換えるデータ伝送路切換回路を備えていることを特徴とする半導体記憶装置。

IPC (2件)：

G11C 29/00 303 ,  G11C 11/401

FI (2件)：

G11C 29/00 303 B ,  G11C 11/34 371 A

引用特許：

審査官引用 (1件)

• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平7-001931   出願人：三菱電機株式会社