出力バッファ回路

発明者：
出願人/特許権者：
代理人 (2件)：小杉佳男 , 山田正紀
公報種別：公開公報
出願番号（国際出願番号）：特願2006-091392
公開番号（公開出願番号）：特開2007-267190
出願日： 2006年03月29日
公開日（公表日）： 2007年10月11日
要約：

【課題】オーバーシュートやアンダーシュートを抑えたまま、出力信号の遅れやスルーレートの悪化を防止することができる出力バッファ回路を提供する。【解決手段】第1の期間に先立つ第2の期間(Nチャネル出力トランジスタ12がオフ状態にある期間)において、Pチャネルトランジスタ16をオン状態にして容量素子20に電荷が蓄積されていない状態にしておき、第1の期間において、Pチャネルトランジスタ14をオン状態にして、出力端子22とノードN2を容量素子20を介してアナログ的に接続し、ノードN2が‘L’レベルから‘H’レベルに遷移するための応答を速くして出力信号Bの遅れやスルーレートの悪化を防止するとともに出力信号Bが‘H’レベルから‘L’レベルに変化する時に発生するアンダーシュートを抑制する。【選択図】図1

請求項（抜粋）：

ソースにVDD電位とGND電位とのうちの一方が供給され、ドレインが出力端子に接続された出力トランジスタと、一端が前記出力端子に接続された容量素子と、前記出力トランジスタのゲート電位を変化させることによって該出力トランジスタのオン、オフ状態を制御する駆動回路とを備えた出力バッファ回路において、前記容量素子の他端を前記出力トランジスタのゲートに接続する第1のスイッチと、該容量素子の他端に前記VDD電位とGND電位との他方を供給する第2のスイッチとを有し、前記出力トランジスタがオフ状態からオン状態に変化するように前記駆動回路が該出力トランジスタのゲート電位を変化させる第1の期間に、前記第1のスイッチをオン状態にするとともに前記第2のスイッチをオフ状態にし、前記第1の期間に先立つ前記出力トランジスタがオフ状態にある第2の期間に、前記第1のスイッチをオフ状態にするとともに前記第2のスイッチをオン状態にすることを特徴とする出力バッファ回路。

IPC (1件)：

H03K 19/017

FI (1件)：

H03K19/00 101F

Fターム (9件)：

5J056AA04 , 5J056BB24 , 5J056DD39 , 5J056DD40 , 5J056DD51 , 5J056EE07 , 5J056FF08 , 5J056GG09 , 5J056KK01

引用特許：

出願人引用 (1件)

CMOS出力バツフア回路
公報種別：公開公報出願番号：特願平4-049828 出願人：アドバンスト・マイクロ・デイバイシズ・インコーポレイテツド

前のページに戻る