特許
J-GLOBAL ID:200903024042797741

半導体記憶装置の電荷保存電極製造方法

発明者:
出願人/特許権者:
代理人 (1件): 谷 義一
公報種別:公開公報
出願番号(国際出願番号):特願平5-338045
公開番号(公開出願番号):特開平7-007086
出願日: 1993年12月28日
公開日(公表日): 1995年01月10日
要約:
【要約】【構成】 電荷保存電極コンタクトとゲート電極との一定間隔を考慮せずにマスクを製作した後、電荷保存電極コンタクト形成後にスペーサー絶縁膜を用いてマスク上の電荷保存電極コンタクトの大きさより小さく形成して、電荷保存電極コンタクトとゲート電極間に一定間隔を確保することにより、半導体記憶装置のセル面積を最小化し、さらに、電荷保存電極を二重,三重に形成して、隣接の電荷保存電極間の間隔を写真現像技術における最小の大きさより小さくして、電荷保存電極の大きさを極大化したものである。【効果】 半導体記憶装置のキャパシター装置を極大化して、窮極的に半導体記憶装置の高集積化を実現できる効果がある。
請求項(抜粋):
素子分離絶縁膜で隔離されている半導体基板上に、ゲート酸化膜,ゲート電極,ソース電極およびドレイン電極が形成されているトランジスターの上記ソース電極に電荷保存電極を接続し、ドレイン電極にはビット線を接続する半導体記憶装置の電荷保存電極製造方法において、上記トランジスターのゲート電極および半導体基板の全体構造上部に層間絶縁膜,犠牲膜を順次形成する工程と;電荷保存電極コンタクトマスクを利用して上記ソース電極上部の犠牲膜,層間絶縁膜を順次に選別蝕刻して電荷保存電極コンタクトホールを上記ソース電極上に形成する工程と;上記電荷保存電極コンタクトホール側壁にスペーサー絶縁膜を形成した後、ソース電極に接続される第1電荷保存電極用伝導物質を形成し、電荷保存電極マスクを利用して一定部分の第1電荷保存電極用伝導物質を一定の大きさに蝕刻する工程と;上記犠牲膜を蝕刻して第2電荷保存電極用伝導物質を一定厚さに形成し、上記第2電荷保存電極用伝導物質を一定大きさに蝕刻することにより、第1電荷保存電極用伝導物質と第2電荷保存電極用伝導物質が互いに連続される二重電荷保存電極を形成する工程を含んでいることを特徴とする半導体記憶装置の電荷保存電極製造方法。
IPC (4件):
H01L 21/8242 ,  H01L 27/108 ,  H01L 27/04 ,  H01L 21/822
FI (2件):
H01L 27/10 325 C ,  H01L 27/04 C
引用特許:
審査官引用 (6件)
全件表示

前のページに戻る