半導体装置およびその製造方法

発明者：
出願人/特許権者：
代理人 (1件)：煤孫耕郎
公報種別：公開公報
出願番号（国際出願番号）：特願平7-230729
公開番号（公開出願番号）：特開平9-055439
出願日： 1995年08月16日
公開日（公表日）： 1997年02月25日
要約：

【要約】【課題】低電圧動作に適したCMOSのデバイス構造を提供する。【解決手段】 p型シリコン基板(1)上に、Pウェル(2)とNウェル(3)が形成され、素子分離酸化膜(4)、p型拡散層(9)、n型拡散層(10)、そしてチタンシリサイド(5)、ゲート電極(6)、さらに層間絶縁膜(7)、アルミ配線(8)が形成されており、ウェル電位を固定するために設けたコンタクト孔直下にチタンシリサイド層を配置したもので、従来、ウェルは電源線に固定されるが、本発明ではショットキーダイオードを介してウェルを電源線に接続する。これによりウェルの電位はダイオードのターンオン電圧の分だけ順方向にバイアスされる。その作用でMOSFETのしきい値電圧の絶対値が小さくなる。この作用はダイオードに電流が流れる集積回路の動作時のみ生じるので、集積回路のスタンバイ時にはMOSFETのしきい値電圧の絶対値は大きい値に保持される。

請求項（抜粋）：

相補型MIS型電界効果トランジスタ半導体装置において、一方導電型のシリコン基板に第1のダイオードのアノードが接続され、第1のダイオードのカソードが第1の電源に接続され、他方導電型のウェルに第2のダイオードのカソードが接続され、第2のダイオードのアノードが第2の電源に接続されていることを特徴とする半導体装置。

IPC (5件)：

H01L 21/8238 , H01L 27/092 , H01L 27/108 , H01L 21/8242 , H01L 29/872

FI (3件)：

H01L 27/08 321 D , H01L 27/10 681 F , H01L 29/48 Z

引用特許：

審査官引用 (7件)

特開昭64-011359
特開昭64-011359
特開昭54-131890

全件表示

前のページに戻る