特許
J-GLOBAL ID：200903024126799774
半導体装置及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
鈴木 喜三郎 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-010719
公開番号（公開出願番号）：特開2000-208719
出願日： 1999年01月19日
公開日（公表日）： 2000年07月28日
要約：
【要約】【課題】 設計上の変更ではなくプロセス上の変更により容量値を変更できる容量部を備えた半導体装置及びその製造方法を提供する。【解決手段】 本発明は、シリコン基板1の上に第1及び第2の容量部11,13を備えた半導体装置である。この半導体装置は、上記第1の容量部11は、不純物が導入された多結晶シリコン膜からなる第1の下部電極3と、該第1の下部電極3上に形成された第1のONO膜4と、該第1のONO膜4上に形成された第1の上部電極5と、を具備し、上記第2の容量部13は、上記多結晶シリコン膜中の不純物濃度と異なる濃度の不純物が導入された多結晶シリコン膜からなる第2の下部電極7と、該第2の下部電極7上に形成された第2のONO膜8と、該第2のONO膜8上に形成された第2の上部電極9と、を具備するものである。
請求項（抜粋）：
半導体基板の上に第1及び第2の容量部を備えた半導体装置であって、上記第1の容量部は、不純物が導入された多結晶シリコン膜からなる第1の下部電極と、該第1の下部電極上に形成された第1の絶縁膜と、該第1の絶縁膜上に形成された第1の上部電極と、を具備し、上記第2の容量部は、上記多結晶シリコン膜中の不純物濃度と異なる濃度の不純物が導入された多結晶シリコン膜からなる第2の下部電極と、該第2の下部電極上に形成された第2の絶縁膜と、該第2の絶縁膜上に形成された第2の上部電極と、を具備することを特徴とする半導体装置。
IPC (3件)：
H01L 27/04
, H01L 21/822
, H01L 21/265
H01L 27/04 C
, H01L 21/265 P
, H01L 21/265 F
5F038AC05
, 5F038AC15
, 5F038AV12
, 5F038EZ01
, 5F038EZ12
, 5F038EZ13
, 5F038EZ20
