特許

J-GLOBAL ID：200903024183343639

半導体集積回路装置

発明者： 角崎 学
出願人/特許権者： 株式会社ルネサステクノロジ
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願2003-398469
公開番号（公開出願番号）：特開2007-066922
出願日： 2003年11月28日
公開日（公表日）： 2007年03月15日
要約：

【課題】 2以上の半導体チップの高密度に実装することにより、スタックド構造のパッケージを大幅に小型化する。【解決手段】 半導体集積回路装置1は、プリント配線基板2に半導体チップ3〜6がそれぞれ積層されたスタックド構造となっている。最下部に搭載されている半導体チップ3には、インタフェース回路7が設けられている。このインタフェース回路7は、バッファ、および静電保護回路などからなる。半導体チップ3〜6に入出力される信号は、すべて半導体チップ3のインタフェース回路7を介して入出力されることになる。これにより、半導体チップ4〜6にインタフェース回路が不要となり、半導体集積回路装置1を小型化することができる。【選択図】 図1

請求項（抜粋）：

第1の半導体チップと1以上の第2の半導体チップとが積層された半導体集積回路装置であって、 前記第1の半導体チップは、外部接続端子と接続される第1の静電保護回路を有し、 前記第2の半導体チップは、前記第1の静電保護回路よりも静電保護能力の小さい第2の静電保護回路を有し、前記第1の静電保護回路を介して外部信号が入出力されることを特徴とする半導体集積回路装置。

IPC (7件)：

H01L 25/065 ,  H01L 25/07 ,  H01L 25/18 ,  H01L 23/00 ,  H01L 27/10 ,  H01L 21/822 ,  H01L 27/04

FI (4件)：

H01L25/08 Z ,  H01L23/00 B ,  H01L27/10 495 ,  H01L27/04 E

Fターム (13件)：

5F038BE07 ,  5F038CA03 ,  5F038CA05 ,  5F038CA10 ,  5F038DF01 ,  5F038DF05 ,  5F038EZ07 ,  5F038EZ20 ,  5F083BS00 ,  5F083EP00 ,  5F083GA05 ,  5F083GA09 ,  5F083ZA23

引用特許：

出願人引用 (1件)

• バッファ回路用のサポート・チップを備えた半導体パッケージ
  公報種別：公開公報   出願番号：特願平9-059013   出願人：インターナショナル・ビジネス・マシーンズ・コーポレイション