特許

J-GLOBAL ID：200903024225333280

半導体記憶装置

発明者： 中村 寛 ,  百冨 正樹 ,  桐澤 亮平 ,  岩田 佳久
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平6-119231
公開番号（公開出願番号）：特開平7-142688
出願日： 1994年05月31日
公開日（公表日）： 1995年06月02日
要約：

【要約】【目的】 リーク電流が大きい等の不良チップの有無に拘りなく、同一ウェハ上の複数チップを同時に検査・試験することができ、検査・試験時間の短縮をはかり得るEEPROMを提供すること。【構成】 EEPROMにおいて、n型シリコン基板9に形成されたp型ウェル4にメモリセルがマトリクス配列されたメモリセルアレイ5と、基板9の電圧入力部に電圧出力部が接続され、該電圧出力部に電圧を印加するか否かを外部入力信号により制御する基板電位制御回路3とを具備し、基板電位制御回路3から電圧出力部に電圧を印加しないように制御される時に、フローティング状態にある基板9をp型ウェル4からのpn接合順方向電流により充電することを特徴とする。

請求項（抜粋）：

第1導電型半導体基板に形成された第2導電型ウェルにメモリセルがマトリクス配列されたメモリセルアレイと、電圧出力部が基板電圧入力部と接続された基板電圧制御回路と、前記基板電圧制御回路から前記電圧出力部に電圧を印加するか否かを外部入力信号により制御する手段とを備えたことを特徴とする半導体記憶装置。

IPC (8件)：

H01L 27/10 461 ,  G11C 16/06 ,  G11C 29/00 303 ,  H01L 21/66 ,  H01L 27/115 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (3件)：

G11C 17/00 309 E ,  H01L 27/10 434 ,  H01L 29/78 371

引用特許：

出願人引用 (1件)

• 不揮発性半導体記憶装置
  公報種別：公開公報   出願番号：特願平3-342807   出願人：株式会社東芝