特許
J-GLOBAL ID：200903024357929360

マルチプロセッサシステムにおける消費電力制御装置および方法

発明者：
草野 雅信

草野 雅信 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 高橋 詔男 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-290235
公開番号（公開出願番号）：特開2001-109729
出願日： 1999年10月12日
公開日（公表日）： 2001年04月20日
要約：
【要約】【課題】 マルチプロセッサシステムにおいて、負荷の監視のために生ずるプロセッサへの負荷の増大を無くし、効率よくプロセッサの負荷に応じた消費電力の制御を行うことを目的とする。【解決手段】 二つのCPU11-1〜11-2を有するマルチプロセッサシステムにおいて、各CPUの負荷を監視するプロセッサ負荷監視装置12-1〜12-2を設け、各プロセッサ負荷監視装置は、割り込みを発生させて負荷の低下または上昇を各CPUに通知する。そして、この通知によって、CPU11-1または11-2に加わる負荷が低下したと認識された場合は、該CPUを縮退し、該CPUへの電力の供給を停止する。一方、CPU11-1または11-2に加わる負荷が上昇したと認識された場合は、既に縮退されているCPUへの電力の供給を開始し、該CPUをマルチプロセッサシステムへ追加する。
請求項（抜粋）：
複数のプロセッサを有するマルチプロセッサシステムにおいて、前記プロセッサの負荷が低下または上昇するか否かの監視を行う負荷監視手段と、前記負荷監視手段によって負荷の低下が検出されると、該プロセッサを縮退して該プロセッサへの電力の供給を停止し、一方、負荷の上昇が検出されると、既に縮退されているプロセッサへ電力の供給を開始して該プロセッサを前記マルチプロセッサシステムへ追加するプロセッサ縮退追加手段と、を具備してなる消費電力制御装置。
IPC (5件)：
G06F 15/177 674 ,  G06F 1/26 ,  G06F 9/46 360 ,  G06F 15/16 640 ,  G06F 1/04 301
FI (5件)：
G06F 15/177 674 B ,  G06F 9/46 360 C ,  G06F 15/16 640 K ,  G06F 1/04 301 C ,  G06F 1/00 334 A
Fターム (19件)：
5B011JA02 ,  5B011KK02 ,  5B011KK03 ,  5B011LL12 ,  5B011MA02 ,  5B045FF00 ,  5B045GG04 ,  5B045JJ47 ,  5B045KK01 ,  5B079BA12 ,  5B079BC01 ,  5B098AA10 ,  5B098BA01 ,  5B098BB11 ,  5B098FF04 ,  5B098GA01 ,  5B098GC08 ,  5B098GD02 ,  5B098GD14
引用特許：
審査官引用 (2件)
  • 省電力制御システム
    公報種別：公開公報   出願番号：特願平7-079151   出願人：株式会社日立製作所
  • 電子計算機
    公報種別：公開公報   出願番号：特願平7-295587   出願人：株式会社東芝

前のページに戻る

TOP

BOTTOM